作者：ToddNelson AtshushiKlwllo|o

引言

隨著中國(guó)開(kāi)始在人口密集的都市部署第三代（3G）無(wú)線業(yè)務(wù)，各種客觀局限性驅(qū)使用戶(hù)對(duì)高性能模數(shù)轉(zhuǎn)換器（ADC）提出更多重要需求。高速ADC的應(yīng)用多種多樣，但低功耗是用戶(hù)普遍要求的關(guān)鍵因素。要為用戶(hù)的最終產(chǎn)品提供具有競(jìng)爭(zhēng)性的優(yōu)勢(shì)，ADC需要在更低的功率和更小的尺寸基礎(chǔ)上實(shí)現(xiàn)高分辨率、高速度和高性能。

3G基礎(chǔ)設(shè)施要求

高速ADC在GSM、WCDMA和TD-SCDMA基站的接收（Rx）和發(fā)射（Tx）通路中發(fā)揮著重要作用。雖然前一代設(shè)計(jì)方案廣泛使用消耗功率超過(guò)1500mW的高功率ADC，新型基站設(shè)計(jì)方案仍然需要具有高性能的低功率ADC。在城域中尤其如此，因?yàn)槎际行枰⒒竞推せ镜拿芗W(wǎng)絡(luò)來(lái)保證服務(wù)質(zhì)量。除了對(duì)低功率工作這種顯而易見(jiàn)的要求之外，小尺寸的基站在核心元器件的熱耗散上還有額外限制。有限的系統(tǒng)散熱能力經(jīng)常成為實(shí)現(xiàn)集成密度的瓶頸。有競(jìng)爭(zhēng)優(yōu)勢(shì)的系統(tǒng)設(shè)計(jì)方案要求ADC在緊湊和低功率基礎(chǔ)上，實(shí)現(xiàn)高性能的同時(shí)還要保持低溫度。

由于最終客戶(hù)的要求不同，不同的制造商所選擇的Rx通路架構(gòu)也大相徑庭。前一代接收器通常使用雙ADC對(duì)從單通道解調(diào)的I和Q信號(hào)采樣。因?yàn)樵谶@

種方法中I和Q信號(hào)相對(duì)靠近基帶，對(duì)雙ADC的性能要求也相對(duì)較低。就下一代設(shè)計(jì)而言，趨勢(shì)是通過(guò)直接在中頻（IF）采樣，由單個(gè)Rx通路支持多通道傳輸。該架構(gòu)對(duì)ADC的要求更高。考慮到多個(gè)載波的頻率規(guī)劃情況，14位通常要求65Msps或80Msps的采樣率。由于IF頻率常在70MHz至140MHz之間，好的欠采樣性能也是必需的。

3G基站的Tx通路中也需要高性能ADC。在Tx通路中，輸出功率放大器（PA）的非線性限制了系統(tǒng)級(jí)性能，因此要采用不同的方法線性化PA輸出。以前，PA線性化通過(guò)如前饋方法的全模擬技術(shù)實(shí)現(xiàn)。就下一代設(shè)計(jì)而言，發(fā)展趨勢(shì)是通過(guò)采用快速反饋通路對(duì)PA輸入進(jìn)行數(shù)字化預(yù)失真來(lái)補(bǔ)償其非線性。

例如，盡管主流WCDMA基站一般在12位時(shí)要求125Msps采樣率，但PA線性化所需采樣率取決于數(shù)字化載波數(shù)量以及線性化在何種頻率范圍內(nèi)有效。為了減少RF下變頻階數(shù)，目前趨勢(shì)是在更高的IF頻率上采樣。由于目標(biāo)IF頻率在100MHz至200MHz范圍內(nèi)已很普遍，ADC必須具有卓越的欠采樣性能。

在同時(shí)數(shù)字化多個(gè)WCDMA調(diào)制載波時(shí)，該應(yīng)用的一個(gè)重要衡量指標(biāo)是ADC的相鄰?fù)ǖ佬孤┞剩?a target="_blank">ACLR）。圖1所示是一個(gè)常見(jiàn)方案的FFT頻譜，其中4個(gè)以140MHz為中心的WCDMA載波以122.88Msps采樣率和12位分辨率采樣。ACLR測(cè)量結(jié)果反映該ADC在靠近每個(gè)載波邊緣的頻率信噪比（SNR）與其互調(diào)失真。該測(cè)量常常被視為判定某特定ADC可否用于一個(gè)給定PA線性化應(yīng)用的關(guān)鍵測(cè)試。

圖1

如何挑選一個(gè)高速ADC

高速ADC的性能特性對(duì)整個(gè)信號(hào)處理鏈路的設(shè)計(jì)影響巨大。系統(tǒng)設(shè)計(jì)師在考慮ADC對(duì)基帶影響的同時(shí)，還必須考慮對(duì)射頻（RF）和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評(píng)價(jià)和選擇的責(zé)任常常落在系統(tǒng)設(shè)計(jì)師身上，而系統(tǒng)設(shè)計(jì)師并不都是ADC專(zhuān)家。

除了上文提及的用戶(hù)需求之外，還有一些重要因素用戶(hù)在最初選擇高性能ADC時(shí)常常忽視。他們可能要等到最初設(shè)計(jì)樣機(jī)將要完成時(shí)才能知道所有系統(tǒng)級(jí)結(jié)果，而此時(shí)已不太可能再選擇另外的ADC。

影響很多無(wú)線通信系統(tǒng)的重要因素之一就是低輸入信號(hào)電平時(shí)的失真度。大多數(shù)無(wú)線傳輸?shù)竭_(dá)ADC的信號(hào)電平遠(yuǎn)低于滿(mǎn)標(biāo)度輸入范圍。為確保多路傳輸信號(hào)的功率同時(shí)匯集到ADC輸入時(shí)不發(fā)生壓縮，信號(hào)鏈路的前端增益被設(shè)計(jì)成稍微低于ADC的滿(mǎn)標(biāo)度范圍。然而，幾乎所有高速ADC都保證其SFDR性能在輸入電平從滿(mǎn)標(biāo)度的 -1dB。此外，大多數(shù)數(shù)據(jù)表都有寬輸入幅度范圍內(nèi)典型的SFDR圖。用戶(hù)應(yīng)該仔細(xì)觀察該曲線，核實(shí)運(yùn)行是否穩(wěn)定和是否可預(yù)知。低輸入幅度上存在任何大步進(jìn)或鋸齒特性都表明ADC轉(zhuǎn)移函數(shù)中的系統(tǒng)非線性。由于轉(zhuǎn)移函數(shù)線性度和低輸入電平失真密切相關(guān)，對(duì)最大積分非線性（INL）有嚴(yán)格保證的ADC在低輸入幅度上一般會(huì)有更穩(wěn)定的失真性能。

選擇對(duì)INL、差分非線性（DNL）、SNR和SFDR等所有關(guān)鍵性能規(guī)格具保證最小或最大值限制的ADC是非常重要。這些規(guī)格在應(yīng)用的整個(gè)工作溫度范圍內(nèi)應(yīng)該得到保證。用戶(hù)特別需要留意這些關(guān)鍵參數(shù)是否僅在小溫度范圍內(nèi)或室溫下才能保證。高速ADC內(nèi)部的精確運(yùn)算放大器和快速比較器如果設(shè)計(jì)得不夠堅(jiān)固，它們?cè)跍囟茸兓瘯r(shí)可能會(huì)發(fā)生很大的變化。選擇沒(méi)有寬溫度范圍內(nèi)保證限制的ADC會(huì)給設(shè)計(jì)帶來(lái)不必要的風(fēng)險(xiǎn)。

解決方案的尺寸要求也很關(guān)鍵，因?yàn)槎际谢驹O(shè)計(jì)的PCB面積非常有限。由于使用QFN等小型扁平IC封裝縮減小了ADC本身的面積，總體解決方案面積實(shí)際上可能大得多。仔細(xì)察看所推薦的電路會(huì)發(fā)現(xiàn)很多高速ADC都需要大量電容值很大的電容器（如10μF），這些電容器比ADC占用的PCB面積大得多。由于存在封裝連接線寄生電感，很多高速ADC需要此類(lèi)大外部電容器旁路電源和內(nèi)部基準(zhǔn)電路系統(tǒng)。要在最終產(chǎn)品中實(shí)現(xiàn)小體積，就要求ADC不僅采用小型封裝，而且還要使這些大的外部旁路電容器尺寸和數(shù)量最小化。

技術(shù)趨勢(shì)

除了新穎的電路設(shè)計(jì)技術(shù)，工藝的進(jìn)步在低功率高速ADC的開(kāi)發(fā)中同樣重要。特別值得一提的是，由于數(shù)字技術(shù)最初的驅(qū)使，硅技術(shù)工藝不斷調(diào)整，采用CMOS工藝制造的ADC也因此受益匪淺。

就模擬電路設(shè)計(jì)而言，CMOS工藝調(diào)整的關(guān)鍵優(yōu)勢(shì)在于更低的功率和更高的速度運(yùn)作。與僅消耗動(dòng)態(tài)功率的傳統(tǒng)數(shù)字CMOS電路不同，ADC消耗的大部分功率都是靜態(tài)電流用來(lái)偏置放大器和比較器等模擬電路引起的。對(duì)給定的模擬偏置電流，更短的通道長(zhǎng)度（L）工藝為晶體管提供更高的跨導(dǎo)（gm），這是器件性能的一個(gè)關(guān)鍵衡量指標(biāo)。更小的晶體管尺寸也使器件的寄生電容更小。在高速ADC的每一種流水線級(jí)上，精確運(yùn)算放大器等關(guān)鍵電路的模擬穩(wěn)定速度極大程度上由晶體管gm決定。因此，在給定總偏置電流情況下，縮短L會(huì)使工作速度更快。

另一個(gè)好處是，電源電壓通常隨著L縮短而降低，因此即使模擬偏置電流保持不變，總體功耗也會(huì)降低。通過(guò)工藝精細(xì)程度的調(diào)整，ADC設(shè)計(jì)師可以靈活地在給定功率級(jí)別上提高速度或在給定速度時(shí)降低功率。

然而，模擬電路的工藝調(diào)整存在一個(gè)嚴(yán)重的缺點(diǎn)。由于降低了電源電壓，ADC的滿(mǎn)標(biāo)度輸入范圍也必須降低，以便為運(yùn)算放大器等模擬電路系統(tǒng)提供足夠的電壓空間。更小的輸入范圍導(dǎo)致更低的信號(hào)功率，SNR會(huì)隨著工藝調(diào)整而下降。低功率、高性能設(shè)計(jì)方案的挑戰(zhàn)還在于降低ADC產(chǎn)生的噪聲，以保持足夠的信噪比。

凌特公司低功率高性能ADC介紹

很明顯，低功率、高性能是市場(chǎng)上用戶(hù)的主要要求。為滿(mǎn)足市場(chǎng)需求，凌特公司新近推出了幾個(gè)高速ADC系列。

LTC2224/2222/2223是引腳兼容的3.3V 12位135/105/80Msps ADC，并為欠采樣而優(yōu)化。LTC2224系列在輸入頻率高達(dá)140MHz時(shí)具有超過(guò)67.5dB的SNR和80dB的SFDR，而在135Msps時(shí)僅消耗630mW功率。該高度優(yōu)化的跟蹤與保持設(shè)計(jì)對(duì)高達(dá)400MHz的輸入頻率持續(xù)保持超過(guò)65dB的SNR和75dB的SFDR，在低功率時(shí)具有極佳的欠采樣性能。圖2概括了LTC2224的高頻性能。即使是那些消耗功率高得多的器件也極少在高輸入頻率時(shí)具有如此的欠采樣性能。如圖3所示，就12位ADC而言，該ADC轉(zhuǎn)移函數(shù)的線性度也很高，可與很多14位器件媲美。如同干凈的轉(zhuǎn)移函數(shù)預(yù)料，小輸入幅度時(shí)的失真性能也相當(dāng)穩(wěn)定。LTC2224系列非常適合要求低功率和卓越欠采樣性能的WCDMA PA線性化應(yīng)用。

圖2

圖3

LTC2249/LTC2229系列是引腳兼容的3V 14位/12位ADC，具有高達(dá)80Msps的速度。表1概括了這些器件的性能特性。這些高速ADC功率極低，范圍從LTC2249/LTC2229在80Msps時(shí)的222mW至LTC2245/LTC2225在10Msps時(shí)的60mW。實(shí)現(xiàn)這些低功率并未損失性能。例如，如圖4所示，LTC2248（65Msps）對(duì)遠(yuǎn)離奈奎斯特頻率（Nyquist Frequency）的輸入保持為74dB SNR和80dB SFDR。通過(guò)使用5mm×5mm纖巧型QFN封裝，這兩個(gè)系列還實(shí)現(xiàn)了小體積。大部分必需的旁路電容都直接集成在芯片上，因此這些器件僅需要少量低值外部旁路陶瓷電容器，就能達(dá)到數(shù)據(jù)表所顯示的性能。引腳兼容的LTC2249和LTC2229系列具有高性能，低功耗，小體積的特點(diǎn)。使它們非常適合用于小型WCDMA、GSM和TD-SCDMA等基站。

圖4

表1

結(jié)論

都市基站設(shè)計(jì)方案在高輸入頻率和寬輸入帶寬時(shí)要求良好的SNR和SFDR性能。這樣就需要有高線性度的跟蹤與保持設(shè)計(jì)以及小內(nèi)部采樣時(shí)鐘抖動(dòng)；每一方面在ADC中都需要消耗功率。很多低功率ADC的SNR和SFDR都隨著輸入頻率的提高而迅速下降，因?yàn)閮?nèi)部時(shí)鐘抖動(dòng)和跟蹤與保持電路的非線性主要影響了響應(yīng)。但是，最近推出的低功率和小尺寸的高性能ADC克服了這些問(wèn)題，滿(mǎn)足了新一代無(wú)線通信市場(chǎng)對(duì)尺寸更小、功率效率更高產(chǎn)品的需求。

責(zé)任編輯：gt