在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Verilog HDL設(shè)計實現(xiàn)Cordic算法

lp7u_bia ? 來源:硅農(nóng) ? 作者:硅農(nóng) ? 2021-08-16 11:21 ? 次閱讀

任何適合產(chǎn)品實現(xiàn)的算法,都是將簡易實現(xiàn)作為第一目標(biāo)。CORDIC算法是建立在適應(yīng)性濾波器、FFT、解調(diào)器等眾多應(yīng)用基礎(chǔ)上計算超越函數(shù)的方法。其核心思想是二分逐次逼近。

CORDIC(Coordinate Rotation Digital Computer)算法即坐標(biāo)旋轉(zhuǎn)數(shù)字計算方法,是J.D.Volder1于1959年首次提出,主要用于三角函數(shù)、雙曲線、指數(shù)、對數(shù)的計算。該算法通過基本的加和移位運算代替乘法運算,使得矢量的旋轉(zhuǎn)和定向的計算不再需要三角函數(shù)、乘法、開方、反三角、指數(shù)等函數(shù)。

本文是基于使用Verilog HDL設(shè)計實現(xiàn)Cordic算法,實現(xiàn)正弦、余弦、反正切函數(shù)的實現(xiàn)。將復(fù)雜的運算轉(zhuǎn)化成RTL擅長的加減法和乘法,而乘法運算可以用移位運算代替。Cordic算法有兩種模式,旋轉(zhuǎn)模式和向量模式??梢栽趫A坐標(biāo)系、線性坐標(biāo)系、雙曲線坐標(biāo)系使用。本文初步實現(xiàn)在圓坐標(biāo)系下的兩種模式的算法實現(xiàn)。

cfefd67e-fdb9-11eb-9bcf-12bb97331649.png

旋轉(zhuǎn)模式,迭代位移算法。假設(shè)有一點P0(x0,y0),經(jīng)過逆時針旋轉(zhuǎn)角度θ,到達點Pm(xm,ym),我們根據(jù)數(shù)學(xué)運算可以得到公式如下:

xm = x0cosθ - y0sinθ

= cosθ(x0 – y0tanθ)

ym = x0sinθ +y0cosθ

=cosθ(x0tanθ+y0)

如果不考慮旋轉(zhuǎn)后的向量模值,只考慮旋轉(zhuǎn)角度,即去掉cosθ,得到如下方程式。這里旋轉(zhuǎn)的角度的正確的,但xm和ym的值增加。cosθ值是小于等于1的,它的倒數(shù)值大于等于1,所以xm和ym模值增大了。去掉cosθ項可以方便我們后面的坐標(biāo)平面旋轉(zhuǎn)的計算。這里稱為偽旋轉(zhuǎn)。

xm = x0 – y0tanθ ym =x0tanθ+y0

Cordic的方法核心就是偽旋轉(zhuǎn),將旋轉(zhuǎn)角θ細化成若干個大小固定的角度θi,規(guī)定θi滿足tanθi = 2^-i,通過一系列的迭代旋轉(zhuǎn),每次旋轉(zhuǎn)θi,i為迭代次數(shù),規(guī)定∑θi的范圍即旋轉(zhuǎn)角度θ的范圍為[-99.7, 99.7]。如果θ的大于這個范圍則可通過三角運算操作轉(zhuǎn)化到該范圍的角度。

我們通過事先將所有每次旋轉(zhuǎn)的角度計算出來,由于每次旋轉(zhuǎn)的角度是固定的,所以經(jīng)過i次旋轉(zhuǎn)的∑θi可能會超過θ,所以就必須設(shè)置一個方向值di,如果旋轉(zhuǎn)角度之和已經(jīng)小于θ,則di為1,下次旋轉(zhuǎn)繼續(xù)為逆時針旋轉(zhuǎn),如果旋轉(zhuǎn)角度之和大于θ,則di為-1,下次旋轉(zhuǎn)為順時針。設(shè)置zi+1為旋轉(zhuǎn)剩余角度,zi+1 = z0 – di *zi,z0 = θ,隨著i值的增大,zi+1會趨向于0時,即旋轉(zhuǎn)結(jié)束。di與zi的符號位相同。

采用偽旋轉(zhuǎn)的方法,每次提出一個cosθi,旋轉(zhuǎn)結(jié)束后會產(chǎn)生一個∏cosθi的累乘,一旦我們確定了迭代次數(shù),∏cosθi就是一個常數(shù),迭代公式可寫為。這是將cosθi提出、tanθi 替換成 2^-i后的結(jié)果。di與zi的符號位相同。

xi+1 = xi - di * yi * 2^-i yi+1 = yi + di * xi * 2^-i zi+1 = z0 - di * θi

設(shè)迭代i = n - 1,那么旋轉(zhuǎn)n次后得到Pm的坐標(biāo)應(yīng)該為(xn * ∏cosθi, yn * ∏cosθi)。因為每次迭代都會提出一個cosθi,旋轉(zhuǎn)n次后的xn和yn就會少乘一個∏cosθi,所以實際上最終的Pm坐標(biāo)角度近似于(xn * ∏cosθi, yn * ∏cosθi)。

xn * ∏cosθi = x0cosθ - y0sinθ yn * ∏cosθi = y0cosθ + x0sinθ xn = 1/∏cosθi (x0cosθ – y0sinθ) yn = 1/∏cosθi (y0cosθ +x0sinθ)

伸縮因子,KN = 1 / ∏cosθi,已知迭代次數(shù),我們可以預(yù)先計算KN的值。如下這是使用MATLAB計算出的迭代結(jié)果數(shù)值。

xn =KN (x0cosθ – y0sinθ) yn = KN (y0cosθ +x0sinθ)

從上表可以得出,我們預(yù)先計算出KN的值,然后令x0 = ∏cosθi,y0 = 0,則上述公式可化簡為

xn = cosθ yn = sinθ 即可實現(xiàn)正弦、余弦操作了。旋轉(zhuǎn)模式

Cordic算法旋轉(zhuǎn)模式使用Verilog HDL的實現(xiàn)流程

確定迭代次數(shù),將每次迭代的角度計算出來,預(yù)先定義為參數(shù),為了避免浮點運算,將角度值向左移位16位,取整數(shù)部分。

根據(jù)迭代公式進行迭代計算,本設(shè)計取16次迭代,從上表可以看出,當(dāng)?shù)螖?shù)越大時,1/∏cosθi會趨向于一個確定值。如果對結(jié)果精度要求更高,可以設(shè)置更高的迭代次數(shù),根據(jù)迭代次數(shù),可以將伸縮因子KN = 1/∏cosθi計算出來。同樣將其左移16位。

xi+1 = xi - di * yi * 2^-i yi+1 = yi + di * xi * 2^-i zi+1 = z0 - di * θi

設(shè)置x0 = ∏cosθi,y0 = 0,則求出x16 = cosθ,y16 = sinθ。

這里需要注意的是,我們在進行迭代運算的時候,將2^-i變成移位運算,對于正余弦來說是有正負的,所以在一開始定義的時候,就應(yīng)該定義成有符號數(shù),Verilog中也可以定義有符號數(shù),最高位表示符號位,定義如下

d05925c0-fdb9-11eb-9bcf-12bb97331649.jpg

迭代寄存器定義為有符號數(shù),那么我們移位運算就不能用>>邏輯右移<<邏輯左移或來移位了,而是用>>>算術(shù)右移和<<<算術(shù)左移。邏輯左移也就相當(dāng)于算數(shù)左移,右邊統(tǒng)一添0?,邏輯右移,左邊統(tǒng)一添0?,算數(shù)右移,左邊添加的數(shù)和符號有關(guān)。

例如1010_1010, []是添加的位 邏輯左移一位:0101_010[0] 算數(shù)左移一位:0101_010[0] 邏輯右移一位:[0]101_0101 算數(shù)右移一位:[1]101_0101

迭代運算采用16級流水線進行運算,最終需要判斷輸出的正余弦值在哪個象限,前面講旋轉(zhuǎn)角度θ的范圍為[-99.7,99.7],不在這個范圍我們要進行三角運算使其滿足這個范圍,當(dāng)輸入的角度小于90度即可進行計算,當(dāng)輸入角度大于90度小于180度,將輸入角度減去90度并設(shè)定當(dāng)前角度處于第二象限,然后進行計算,當(dāng)輸入角度大于180度小于270度,將輸入的角度減去180度設(shè)置當(dāng)前角度處于第三象限,進行計算,當(dāng)輸入的角度大于270度,減去270設(shè)置當(dāng)前角度處于第四象限,進行計算。象限的設(shè)定通過quarant寄存器實現(xiàn)。

如果角度在第一象限,sin(x) = sin(a),cos(x) = sin(a)最后的結(jié)果x16 = cosθ, y16 = sinθ,這里我想起了那句口訣,一全正,二正弦,三正切,四余弦

如果角度在第二象限,

sin(x) = sin(a+90) = cos(a),

cos(x) = cos(a+90) = -sin(a)

如果角度在第三象限,

sin(x) = sin(a+180) = -sin(a),

cos(x) = cos(a+180) = -cos(a)

如果角度在第四象限,

sin(x) = sin(a+270) = cos(a),

cos(x) = cos(a+270) = -sin(a)

d0a88142-fdb9-11eb-9bcf-12bb97331649.png

對于正數(shù),我們直接賦值輸出,負數(shù),這里使用有符號數(shù)表示,將其取反加1即可。最終使用modelsim對算法進行仿真,從波形圖上看已經(jīng)初步實現(xiàn)了sin,cos函數(shù)。

向量模式

Cordic算法在向量模式下的計算方法和旋轉(zhuǎn)模式基本上是類似的,設(shè)有一點P0(x0, y0),經(jīng)過旋轉(zhuǎn)一定角度到與x軸重合,得到點Pm(xm, ym),即ym = 0。

xm = x0cosθ - y0sinθ

= cosθ(x0 – y0tanθ)

ym = y0cosθ + x0sinθ

= cosθ(y0 +x0tanθ) = 0

我們設(shè)置x0 = x, y0 = y, z0 = 0,迭代次數(shù)為16,經(jīng)過16次迭代后得到zn = θ = arctan(y/x)和坐標(biāo)所代表的向量的模值d = xm = xn * ∏cosθi,di與yi方向相反,即當(dāng)時結(jié)束運算。實現(xiàn)方法為判斷yi的符號位,符號位為1,di為1,符號位為0,di為-1。

xi+1 = xi - di * yi * 2^-i

yi+1 = yi + di * xi * 2^-i

zi+1 = z0 - di * θi

關(guān)于反正切函數(shù),由于在[-99.7°,99.7°]范圍內(nèi),所以我們輸入向量P0(x0, y0)時,需要保證其在第一、四象限。

d0feb292-fdb9-11eb-9bcf-12bb97331649.png

下面是使用MATLAB計算出來的數(shù)據(jù)和FPGA計算出來的數(shù)據(jù)進行比較。

d11d1bc4-fdb9-11eb-9bcf-12bb97331649.jpg

d141af8e-fdb9-11eb-9bcf-12bb97331649.jpg

從FPGA計算出的結(jié)果與MATLAB來比較,和實際結(jié)果之間的誤差還是挺小的,畢竟是硬件計算出來的數(shù)據(jù),向量的誤差就比較大了,如果對于精度比較高的計算,我們可以通過提高迭代次數(shù)來提高精度。

使用ISE進行綜合并下載工程到開發(fā)板上實驗結(jié)果比較。

旋轉(zhuǎn)模式

Sin的理論數(shù)據(jù)

Chipscope抓取到的數(shù)據(jù)

d159baca-fdb9-11eb-9bcf-12bb97331649.jpg

Cos的理論數(shù)據(jù)

d1a7c7ec-fdb9-11eb-9bcf-12bb97331649.jpg

Chipscope抓取到的數(shù)據(jù)

d1c563e2-fdb9-11eb-9bcf-12bb97331649.jpg

向量模式

Arctan(y/x)理論數(shù)值

d1eb7820-fdb9-11eb-9bcf-12bb97331649.jpg

Chipscope抓取到的數(shù)據(jù)

d20cba58-fdb9-11eb-9bcf-12bb97331649.jpg

坐標(biāo)的模值的理論數(shù)據(jù)

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Verilog
    +關(guān)注

    關(guān)注

    29

    文章

    1366

    瀏覽量

    111868
  • HDL
    HDL
    +關(guān)注

    關(guān)注

    8

    文章

    330

    瀏覽量

    47832

原文標(biāo)題:基于Verilog的Cordic算法實現(xiàn)

文章出處:【微信號:bianpinquan,微信公眾號:變頻圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    vivado IP核cordic中sin和cos的計算

    Architectural Configuration選擇為并行模式,具有單周期數(shù)據(jù)吞吐量和較大的硅面積。具有并行結(jié)構(gòu)配置的CORDIC核使用移位相加子級數(shù)組并行實現(xiàn)這些移位相加操作。該并形電路的實現(xiàn)規(guī)模與(內(nèi)部精度 * 迭代次
    的頭像 發(fā)表于 05-03 18:16 ?501次閱讀
    vivado IP核<b class='flag-5'>cordic</b>中sin和cos的計算

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能。“編譯預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog
    的頭像 發(fā)表于 03-27 13:30 ?474次閱讀
    FPGA <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語法之編譯預(yù)處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建?!,F(xiàn)實生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?1908次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>

    淺談Verilog和VHDL的區(qū)別

    Verilog和VHDL是兩種廣泛使用的硬件描述語言(HDL),它們用于描述和模擬數(shù)字電路系統(tǒng)的行為和結(jié)構(gòu)。這兩種語言的主要作用是幫助工程師設(shè)計、仿真和驗證集成電路(IC)和系統(tǒng)級芯片(SoC)中的硬件模塊。
    的頭像 發(fā)表于 02-17 14:20 ?1223次閱讀
    淺談<b class='flag-5'>Verilog</b>和VHDL的區(qū)別

    Verilog 與 ASIC 設(shè)計的關(guān)系 Verilog 代碼優(yōu)化技巧

    Verilog與ASIC設(shè)計的關(guān)系 Verilog作為一種硬件描述語言(HDL),在ASIC設(shè)計中扮演著至關(guān)重要的角色。ASIC(Application Specific Integrated
    的頭像 發(fā)表于 12-17 09:52 ?920次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風(fēng)格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學(xué)習(xí)曲線較平緩。它支持結(jié)構(gòu)化編程,代碼更直觀,易于
    的頭像 發(fā)表于 12-17 09:44 ?1473次閱讀

    數(shù)字系統(tǒng)設(shè)計與Verilog HDL

    數(shù)字系統(tǒng)設(shè)計與Verilog HDL 1.兼職職位 ,不坐班,等待公司分配任務(wù),時間自由 2.薪資: 200-5000不等可具體協(xié)商 3.要求:國內(nèi)985/211院校在讀或畢業(yè),或者國外前100的院校 4.英語水平:四級500+/六級440+/雅思6.5+/托福90+
    發(fā)表于 11-06 17:57

    FPGA延時Verilog HDL實現(xiàn)

    可以在任意時刻啟動,可以重復(fù)啟動,延時時長可調(diào),單位可切換(ms/us),在50MHz時鐘下的延時范圍是1ms-85899ms/1us-85899us。
    的頭像 發(fā)表于 11-05 11:26 ?730次閱讀

    Verilog硬件描述語言參考手冊

    一. 關(guān)于 IEEE 1364 標(biāo)準(zhǔn)二. Verilog簡介三. 語法總結(jié)四. 編寫Verilog HDL源代碼的標(biāo)準(zhǔn)五. 設(shè)計流程
    發(fā)表于 11-04 10:12 ?4次下載

    Verilog HDL的基礎(chǔ)知識

    本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識,重點介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識。
    的頭像 發(fā)表于 10-24 15:00 ?1063次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>的基礎(chǔ)知識

    基于FPGA實現(xiàn)數(shù)碼管顯示

    本文介紹數(shù)碼管顯示譯碼基本工作原理及Verilog HDL驅(qū)動代碼編寫,進一步熟練掌握FPGA入門基礎(chǔ)知識。
    的頭像 發(fā)表于 10-24 14:44 ?1656次閱讀
    基于FPGA<b class='flag-5'>實現(xiàn)</b>數(shù)碼管顯示

    FPGA Verilog HDL代碼如何debug?

    ,共同進步。 歡迎加入FPGA技術(shù)微信交流群14群! 交流問題(一) Q:Verilog代碼如何debug?最近學(xué)習(xí)fpga,寫了不少verilog,開始思考如何debug的問題!c語言是順序執(zhí)行,而
    發(fā)表于 09-24 19:16

    FPGA Verilog HDL有什么奇技巧?

    相加去乘? A:硬件乘法器具有重要意義,主要體現(xiàn)在以下幾個方面: 速度優(yōu)勢:在數(shù)字電路中,直接使用移位相加的方法實現(xiàn)乘法在速度上通常比通過軟件或簡單的邏輯運算(如在 Verilog 中直接寫 a * b
    發(fā)表于 09-12 19:10

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構(gòu)及應(yīng)用,熟悉圖像算法的FPGA實現(xiàn)。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發(fā)工具。 3.有AI算法 fpga
    發(fā)表于 09-02 15:50

    FPGA verilog HDL實現(xiàn)中值濾波

    今天給大俠簡單帶來FPGA verilog HDL實現(xiàn)中值濾波,話不多說,上貨。一、實現(xiàn)步驟: 1、查看了中值濾波實現(xiàn)相關(guān)的網(wǎng)站和pa
    發(fā)表于 06-18 18:50
    主站蜘蛛池模板: 全是肉的高h短篇列车 | 久久天天躁狠狠躁夜夜爽 | 国产主播在线一区 | 97人人揉人人捏人人添 | 噜噜嘿| 国产精品久久福利网站 | 91成人免费观看 | 黄网站色视频免费观看 | 高h办公室 | 久久精品夜色国产 | 激情福利网 | 午夜亚洲精品 | 国产网站在线免费观看 | 在线观看亚洲免费视频 | 日本免费一区二区在线观看 | 一级特黄特色的免费大片视频 | 欧美1314www伊人久久香网 | 久久99久久精品国产只有 | 久久精品久久久久 | 亚洲 另类色区 欧美日韩 | 免费黄色一级毛片 | 双性强迫开宫灌满h | 五月天婷婷在线视频国产在线 | 日本污全彩肉肉无遮挡彩色 | 5252欧美在线观看 | 色噜噜噜噜色 | 色综合天天射 | 亚洲免费视频网址 | 四虎院影永久在线观看 | 26uuu另类欧美亚洲曰本 | 色多多视频在线观看播放 | 99pao强力打造免费高清色 | 色偷偷88欧美精品久久久 | 午夜视频免费观看 | 亚州1区2区3区4区产品乱码2021 | 亚洲一卡2卡3卡4卡5卡乱码 | 天天干天天插天天射 | 最好看最新的中文字幕1 | 天天久久影视色香综合网 | 男人j进女人j免费视频视频 | аⅴ天堂 在线 |