不久之前，Cadence 正式推出了創(chuàng)新產(chǎn)品 Cerebrus，一款完全基于機(jī)器學(xué)習(xí)的革命性智能芯片設(shè)計(jì)工具，可以擴(kuò)展數(shù)字芯片設(shè)計(jì)流程并實(shí)現(xiàn)自動化。

大家對使用傳統(tǒng) EDA 工具的設(shè)計(jì)流程已經(jīng)駕輕就熟，運(yùn)行工具，根據(jù)分析結(jié)果糾錯或改進(jìn)，修改若干參數(shù)，然后循環(huán)迭代。

經(jīng)驗(yàn)豐富的設(shè)計(jì)師比新手的效率更高，一方面是因?yàn)樗麄冑Y歷較老，接觸過更多的設(shè)計(jì)類型；另一個原因則是他們很可能在同一家公司負(fù)責(zé)過該芯片的之前版本，或者接觸過其他類似芯片。相反，設(shè)計(jì)師新手，或者剛?cè)肼毜?a target="_blank">新人，則需要更長的時間來熟悉手頭上的芯片，以及用到的庫和 IP。

近年來，EDA 工具開始嘗試讓這個過程變得自動化。以設(shè)計(jì)流程中最典型的工具讀取 SystemVerilog 為例，即使 SystemVerilog 連續(xù)兩次是一樣的，或 95% 的相似度，庫和 IP 也幾乎完全不變，工具仍要從頭開始讀取。

在云計(jì)算和大數(shù)據(jù)時代依賴人工設(shè)計(jì)師，特別是經(jīng)驗(yàn)豐富的設(shè)計(jì)師，是很不劃算的，畢竟我們有豐富的算力可以利用，盡管耗費(fèi)也不小。另一方面，半導(dǎo)體行業(yè)正隨著 5G、自動駕駛和 ADAS、超大規(guī)模計(jì)算、工業(yè) IoT 等領(lǐng)域的興起快速發(fā)展，這是機(jī)遇同時也是挑戰(zhàn)。

半導(dǎo)體行業(yè)這一輪的產(chǎn)業(yè)復(fù)興力度遠(yuǎn)超以往，工程師加班加點(diǎn)，承擔(dān)著用更快速度推出新一代芯片的壓力，而這一過程需要用到更先進(jìn)的工藝節(jié)點(diǎn)。

Cerebrus 智能芯片設(shè)計(jì)工具的到來將徹底解放芯片數(shù)字設(shè)計(jì)師。

Cerebrus 利用豐富的算力資源，采用了類似用合成技術(shù)取代原理圖人工繪制的方法，打破芯片設(shè)計(jì)必須依靠人力的局限。機(jī)器學(xué)習(xí)技術(shù)的搭載是革命性的，將徹底解決 EDA 工具需要每年迭代以追趕不斷增長的設(shè)計(jì)復(fù)雜度的難題。

Cerebrus 采用獨(dú)特的增強(qiáng)版機(jī)器學(xué)習(xí)技術(shù)，實(shí)現(xiàn) 10 倍生產(chǎn)效率提升和 20% PPA（功耗、性能、面積）提升，且同時適用于本地?cái)?shù)據(jù)中心部署的算力資源（on-prem）以及 AWS 等云供應(yīng)商的云資源。

Cerebrus 驅(qū)動了生產(chǎn)力曲線的進(jìn)一步左移，減少設(shè)計(jì)所需工程量，同時優(yōu)化 PPA 目標(biāo)。

Cerebrus 極為適合最先進(jìn)的工藝節(jié)點(diǎn)，它可以取代傳統(tǒng)人力，高效處理高電阻互聯(lián)、IR 電壓降、超復(fù)雜設(shè)計(jì)規(guī)則等令現(xiàn)代化復(fù)雜設(shè)計(jì)流片惘然卻步的關(guān)鍵工序。

此外，Cerebrus 還為包括 Genus 綜合、Innovus 物理設(shè)計(jì)和 Tempus 靜態(tài)時序簽核在內(nèi)的數(shù)字全流程引入強(qiáng)化學(xué)習(xí)和知識圖表工具。

01

第一個應(yīng)用案例是一款之前大量依賴繁瑣人工開發(fā)的 5nm 工藝手機(jī) CPU。Cerebrus 可以在 10 天內(nèi)完成設(shè)計(jì)收斂，并將產(chǎn)品性能提高 14%，頻率提升了 420MHz。漏電功耗下降了 7%，低至 26mW。動態(tài)和靜態(tài)總功耗為 62mW，相較之前改善了 3%。利用率也增加了 5%。將 Cerebrus 視作超人設(shè)計(jì)師毫不夸張。

02

第二個案例將 Cerebrus 用于利用混合布線工具進(jìn)行自動化版圖設(shè)計(jì)。這個案例是一款 12nm 產(chǎn)品，設(shè)計(jì)團(tuán)隊(duì)希望達(dá)到 2GHz 頻率。Cerebrus 優(yōu)化了版圖設(shè)計(jì)和設(shè)計(jì)實(shí)現(xiàn)流程，將頻率提高了 200MHz，時序違例路徑數(shù)量降低 83%，漏電功耗降低 17%。

如需了解搭載機(jī)器學(xué)習(xí)之前的混合布線工具，您可點(diǎn)擊文末閱讀原文查看更多。

Cerebrus 能做到的不僅僅是流程優(yōu)化和參數(shù)調(diào)整，它還具備很多其他功能。上一個案例中，Cerebrus 會比較多種版圖，利用混合布線工具調(diào)整所有模塊位置和參數(shù)，并相應(yīng)的調(diào)整設(shè)計(jì)流程。這一功能將產(chǎn)品的時鐘頻率提高了 200MHz，時序違例路徑數(shù)量下降 83%，以及 17% 的漏泄功率下降。

客戶反饋

Cerebrus 正式發(fā)布之前，Cadence 已經(jīng)與Renesas和Samsung Foundry展開了合作。

Renesas 共享研發(fā) EDA 部門總監(jiān) Satoshi Sibatani 表示，Cerebrus 將設(shè)計(jì)性能至少提高了 10%。

這次成功后，我們將在全部設(shè)計(jì)項(xiàng)目中使用 Cerebrus。

Samsung Foundry 將 Cerebrus 用于其設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO），評估工藝參數(shù)對 PPA 的影響。

Samsung Foundry 設(shè)計(jì)技術(shù)副總裁 Samyung Kim 說：

在一些最關(guān)鍵的設(shè)計(jì)節(jié)點(diǎn)上，我們實(shí)現(xiàn)了 8% 的功耗下降。對比之前耗時數(shù)月的人工流程， Cerebrus 僅需數(shù)天即可完成。此外，我們還將 Cerebrus 用于自動化版圖電源分配網(wǎng)絡(luò)的規(guī)劃，并將最終的設(shè)計(jì)時序優(yōu)化了 50%。

其實(shí)，50% 的時序優(yōu)化不過是小菜一碟。DTCO 過程中，我們希望把雞蛋放在多個籃子里，而不是孤注一擲。Cerebrus 可以直觀解讀預(yù)埋電源線等參數(shù)，且無需在每個小項(xiàng)都投入大量人力物力。

責(zé)任編輯：haq