小技巧分享:
verilog下取對數其實可用$clog2這個系統函數,和自己找代碼里面寫入function是同樣的效果,但是方便的多。這是verilog 2005就開始支持的標準,所以vivado也是支持的,我試了2017.4及以后的版本都可以支持,放心用。
***友情提示:所有支持verilog2005標準的編譯器都可以用這個函數,所以使用之前確定編譯器是否支持這個標準,還有考慮好后期可移植性的影響
這個是可編譯的函數大家可以把她當做宏定義函數一樣看待。這操作好玩嗎?好玩就趕緊升級編譯器吧,新標準總是有很多的改進,如果想了解一些更有意思的東西歡迎關注我,我是最騷的FPGAer。
這里附上常用的自定義log2函數,供大家白嫖。圖片不清晰盡請擔待。
編輯:jq
-
FPGA
+關注
關注
1643文章
21944瀏覽量
613369 -
函數
+關注
關注
3文章
4367瀏覽量
64046 -
代碼
+關注
關注
30文章
4886瀏覽量
70184 -
編譯
+關注
關注
0文章
675瀏覽量
33708
原文標題:verilog2005的騷操作之對數函數
文章出處:【微信號:HaveFunFPGA,微信公眾號:玩兒轉FPGA】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
verilog模塊的調用、任務和函數

FPGA Verilog HDL語法之編譯預處理

Verilog中signed和$signed()的用法

TSC2005EVM和TSC2005EVM-PDK用戶指南

Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧
Verilog 測試平臺設計方法 Verilog FPGA開發指南
Verilog與VHDL的比較 Verilog HDL編程技巧
使用Phase Lab2024A計算示蹤擴散系數的操作步驟

評論