由于開關(guān)電源的開關(guān)特性，容易使得開關(guān)電源產(chǎn)生極大的電磁兼容方面的干擾。作為一個電源工程師、電磁兼容工程師或PCB layout 工程師，必須了解電磁兼容問題的原因以及解決措施。本文主要介紹了電源 PCB 設(shè)計(jì)的要點(diǎn)。

layout與PCB的29個基本關(guān)系

1、幾個基本原理：任何導(dǎo)線都是有阻抗的;電流總是自動選擇阻抗最小的路徑;輻射強(qiáng)度和電流、頻率、回路面積有關(guān);共模干擾和大 dv/dt 信號對地互容有關(guān);降低 EMI 和增強(qiáng)抗干擾能力的原理是相似的。

2、布局要按電源、模擬、高速數(shù)字及各功能塊進(jìn)行分區(qū)。

3、盡量減小大 di/dt 回路面積，減小大 dv/dt 信號線長度(或面積，寬度也不宜太寬，走線面積增大使分布電容增大，一般的做法是：走線的寬度盡量大，但要去掉多余的部分)，并盡量走直線，降低其隱含包圍區(qū)域，以減小輻射。

4、感性串?dāng)_主要由大 di/dt 環(huán)路(環(huán)形天線)，感應(yīng)強(qiáng)度和互感成正比，所以減小和這些信號的互感(主要途徑是減小環(huán)路面積、增大距離)比較關(guān)鍵;容性串?dāng)_主要由大 dv/dt 信號產(chǎn)生，感應(yīng)強(qiáng)度和互容成正比，所有減小和這些信號的互容(主要途徑是減小耦合有效面積、增大距離，互容隨距離的增大降低較快)比較關(guān)鍵。

5、盡量利用環(huán)路對消的原則來布線，進(jìn)一步降低大 di/dt 回路的面積，如圖 1 所示(類似雙絞線利用環(huán)路對消原理提高抗干擾能力，增大傳輸距離)：

圖1：環(huán)路對消( boost電路的續(xù)流環(huán))

6、降低環(huán)路面積不僅降低了輻射，同時還降低了環(huán)路電感，使電路性能更佳。

7、降低環(huán)路面積要求我們精確設(shè)計(jì)各走線的回流路徑。

8、當(dāng)多個 PCB 通過接插件進(jìn)行連接時，也需要考慮使環(huán)路面積達(dá)到最小，尤其是大 di/dt 信號、高頻信號或敏感信號。最好一個信號線對應(yīng)一條地線，兩條線盡量靠近，必要時可以用雙絞線進(jìn)行連接(雙絞線每一圈的長度對應(yīng)于噪聲半波長的整數(shù)倍)。如果大家打開電腦機(jī)箱，就可以看到主板到前面板 USB 接口就是用雙絞線進(jìn)行連接，可見雙絞線連接對于抗干擾和降低輻射的重要性。

9、對于數(shù)據(jù)排線，盡量在排線中多安排一些地線，并使這些地線均勻分布在排線中，這樣可以有效降低環(huán)路面積。

10、有些板間連接線雖然是低頻信號，但由于這些低頻信號中含有大量的高頻噪聲(通過傳導(dǎo)和輻射)，如果沒有處理好，也很容易將這些噪聲輻射出去。

11、布線時首先考慮大電流走線和容易產(chǎn)生輻射的走線。

12、開關(guān)電源通常有 4 個電流環(huán)：輸入、輸出、開關(guān)、續(xù)流，(如圖 2 )。其中輸入、輸出兩個電流環(huán)幾乎為直流，幾乎不產(chǎn)生EMI ，但容易受干擾;開關(guān)、續(xù)流兩個電流環(huán)有較大的 di/dt ，需要注意。

圖2：Buck電路的電流環(huán)

13、MOS ( IGBT )管的柵極驅(qū)動電路通常也含有較大的 di/dt 。

14、在大電流、高頻高壓回路內(nèi)部不要放置小信號回路，如控制、模擬電路，以避免受到干擾。

15、減小易受干擾(敏感)信號回路面積和走線長度，以減小干擾。

16、小信號走線遠(yuǎn)離大 dv/dt 信號線(比如開關(guān)管的 C 極或 D 極，緩沖 (snubber) 和鉗位網(wǎng)絡(luò))，以降低耦合，可在中間鋪地(或電源，總之是常電位信號)進(jìn)一步降低耦合，鋪地和地平面要良好接觸。小信號走線同時也要盡量遠(yuǎn)離大 di/dt 的信號線，防止感性串?dāng)_。小信號走線最好不要走到大 dv/dt 信號的下方。小信號走線背面如果能夠鋪地(同性質(zhì)地)，也能降低耦合到的噪聲信號。

17、比較好的做法是，在這些大 dv/dt 、 di/dt 信號走線(包括開關(guān)器件的 C/D 極、開關(guān)管散熱器)的周圍和背面鋪地，將上下兩層鋪地用過孔連接，并將此地用低阻抗走線接到公共接地點(diǎn)(通常為開關(guān)管的 E/S 極，或取樣電阻)。這樣可以減小輻射 EMI 。要注意，小信號地一定不能接到此屏蔽地上，否則會引入較大干擾。大 dv/dt 走線通常會通過互容將干擾耦合到散熱器及附近的地，最好將開關(guān)管散熱器接到屏蔽地上，采用表貼開關(guān)器件也會降低互容，從而降低耦合。

18、易產(chǎn)生干擾的走線最好不要使用過孔，它會通過過孔干擾過孔所穿過的所有層。

19、屏蔽可以降低輻射 EMI ，但由于增大了對地的電容，會使傳導(dǎo) EMI (共模，或非本征差模)有所增大，不過只要屏蔽層接地得當(dāng)，不會增大很多。實(shí)際設(shè)計(jì)中可權(quán)衡考慮。

20、要防止共阻抗干擾，采用一點(diǎn)接地，電源從一點(diǎn)引出。

21、開關(guān)電源通常有三種地：輸入電源大電流地、輸出電源大電流地、小信號控制地，地的連接方法見如下示意圖：

22、接地時首先應(yīng)先判斷地的性質(zhì)，再進(jìn)行連接。采樣及誤差放大的地通常應(yīng)當(dāng)接到輸出電容的負(fù)極，采樣信號通常應(yīng)從輸出電容的正極取出，小信號控制地和驅(qū)動地通常要分別接到開關(guān)管的 E/S 極或取樣電阻上，防止共阻抗干擾。通常 IC 的控制地和驅(qū)動地不單獨(dú)引出，此時取樣電阻到上述地的引線阻抗必須盡量小，最大程度減小共阻抗干擾，提高電流采樣的精度。

23、輸出電壓采樣網(wǎng)絡(luò)最好靠近誤差放大器，而不是靠近輸出端，這是由于低阻抗信號比高阻抗信號更不容易受到干擾，采樣走線對要盡量相互靠近以減小拾取到的噪聲。

24、布局注意電感要遠(yuǎn)離，并相互垂直，以減小互感，尤其是儲能電感和濾波電感。

25、布局注意高頻電容和低頻電容并聯(lián)使用時，高頻電容靠近使用者。

26、低頻干擾一般為差模( 1M 以下)，高頻干擾一般為共模，通常通過輻射耦合。

27、如果高頻信號被耦合到輸入引線，很容易形成 EMI (共模)，可在輸入引線接近電源處套一個磁環(huán)，如果 EMI 降低就表明存在此問題。解決此問題的方法是，降低耦合或降低電路的 EMI 。如果高頻噪聲沒有被過濾干凈而傳導(dǎo)到輸入引線，也會形成 EMI (差模)，此時套磁環(huán)不能解決問題，在輸入引線接近電源處串兩個高頻電感(對稱)，如果 EMI 降低就表明存在此問題。解決此問題的方法是改善濾波，或采用緩沖、鉗位等手段減小高頻噪聲的產(chǎn)生。

28、差模和共模電流的測量：

29、EMI 濾波器要盡量靠近進(jìn)線，進(jìn)線的走線要盡量短，盡量減小 EMI 濾波器前后級的耦合。進(jìn)線最好用機(jī)殼地進(jìn)行屏蔽(方法如上所述)。輸出 EMI 濾波器也要做類似處理。盡量拉開進(jìn)線和高 dv/dt 信號走線的距離，在布局上要加以考慮。

關(guān)于特瑞仕半導(dǎo)體株式會社

特瑞仕半導(dǎo)體株式會社(總公司：東京、東證第一部: 6616)從 1995年設(shè)立以來，作為國內(nèi)唯一的模擬電源IC的專業(yè)廠家，以「Powerfully Small」為產(chǎn)品制造追求的目標(biāo)，提供增加客戶產(chǎn)品的附加值的世界最小級的高效率模擬電源IC 以及可以加快客戶產(chǎn)品開發(fā)的電源設(shè)計(jì)方案。

特瑞仕的產(chǎn)品以國內(nèi)為首，通過海外6家分公司7處銷售點(diǎn)銷往世界各地，被廣泛用于工業(yè)機(jī)器，汽車用品，通信，電腦產(chǎn)品，穿戴電子等市場。

原文標(biāo)題：超全面!layout與PCB的29個基本關(guān)系，收藏這篇就夠了!

文章出處：【微信公眾號：Torex產(chǎn)品資訊】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯：湯梓紅