在Xilinx FPGA中，從底層到整個設(shè)備可以劃分為6個層次：

BEL

Site

Tile

FSR

SLR

Device

下面我們從下到上依次來看一下各個定義。

BEL(Basic Element of Logic)

BEL是最底層的基本元素，也可以叫atomic unit(原子單位)，BEL是FPGA中最小、不可分割的組件。BEL有兩種：Logic BEL和Routing BEL。像我們常說的LUT、FF、CARRY都屬于Logic BEL，Routing BEL我們平時不常說，很多工程師可能也沒太聽過，像FFMUX和DOUTMUX都屬于Routing BEL，它們分別長下面這樣：

在Vivado綜合或?qū)崿F(xiàn)的Design中，可以看到會在每一個模塊下都會有Nets和Leaf Cells。

Leaf Cells就是FPGA中一個個真實存在的硬件模塊，Vivado中place_design做的工作就是把這些Leaf Cells放到合適的BEL上。

Site

一系列相關(guān)的元素與它們的連線組成了Site，Site中主要包含下面三種：

BEL

Site的輸入輸出管腳

Site內(nèi)部的連線

Site一般都是跟Slice、DSP48、BRAM等是對應(yīng)的，我們以Slice為例，在7系列的FPGA中，一個CLB有兩個Slice，下圖的白色框是一個CLB，從左邊的Properties中可以看出，包含了兩個site，其實就是包含了兩個Slice。每個Slice都有獨立的site，所以這個CLB中就有兩個sites。

Xilinx FPGA中很多元素的位置都是以_X_Y結(jié)尾來表示該元素在坐標(biāo)中的位置，下圖中的這個Slice的位置是X142Y185。

Tile

Tile是比Site更高一級的概念，一個Tile里面包含多個Site，Tile沒有pin的概念，比如下面這個Tile，其實就是一個CLB。

FSR

FSR就是Fabric Sub Region or Clock Region，是由一片Tile組成的，在UltraScale的FPGA中，所有的FSR的高度都有60個CLB，但寬度不盡相同。

時鐘routing和distribution的粒度與FSR相同，在UltraScale的FPGA中，有24個水平的routing track，24個垂直的routing track，24個水平的distribution track和24個垂直的distribution track，相鄰的FSR就靠這些track互連。

SLR

SLR就是Super Logic Region，這個概念僅針對SSIT的FPGA，也就是包含多個die的芯片，這樣每個die就被稱為一個SLR。

Device

這個概念就無需過多介紹，就是指整個FPGA;如果是單個die的片子，那么多個FSR就組成了Device，如果是多個die的片子，那么多個SLR組成了Device。

原文標(biāo)題：FPGA中BEL Site Tile FSR SLR分別指什么?

文章出處：【微信公眾號：FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。