推挽輸出又叫推拉輸出,是最常見(jiàn)的輸出配置了,正如它的名字那樣,推拉輸出能夠驅(qū)動(dòng)輸出兩種電平。一種是拉接到地(從負(fù)載灌入電流),另一個(gè)被推到電源電壓(輸出電流到負(fù)載)。推挽輸出可以使用一對(duì)開(kāi)關(guān)來(lái)實(shí)現(xiàn)。在集成電路中一般使用兩個(gè)晶體管搭建。在下圖中,我們可以看到使用 PMOS 和 NMOS 晶體管構(gòu)建推挽輸出配置。左側(cè)顯示的是推階段的電路狀態(tài),右側(cè)顯示的是拉階段的電路狀態(tài)。
1.推挽電路工作原理
![使用兩個(gè)晶體管的推挽輸出原理圖(PMOS 連接到 VDD,NMOS 連接到 GND)](https://file.elecfans.com//web2/M00/3F/D4/poYBAGJqNsuAVLKCAABTxwbDVTg433.jpg)
推動(dòng)階段——當(dāng)連接到晶體管柵極的內(nèi)部信號(hào)設(shè)置為低電平時(shí),PMOS 晶體管被激活,電流從 VDD 流經(jīng)它到輸出引腳,NMOS 晶體管處于非活動(dòng)狀態(tài)(開(kāi)路)且不導(dǎo)通。
拉動(dòng)階段——當(dāng)連接到晶體管柵極的內(nèi)部信號(hào)設(shè)置為高電平時(shí),NMOS 晶體管被激活(關(guān)閉)并且電流開(kāi)始從輸出引腳流過(guò)它到 GND。同時(shí),PMOS 晶體管處于非活動(dòng)狀態(tài)(開(kāi)路)并且不傳導(dǎo)電流。這種類(lèi)型的輸出不允許在總線(xiàn)配置中將多個(gè)設(shè)備連接在一起,推挽配置最常用于具有單向通信線(xiàn)上(線(xiàn)路上的信號(hào)傳輸僅在單一方向,比如SPI、UART等)。
2.電路應(yīng)用注意事項(xiàng)
推挽輸出在生成的輸出數(shù)字信號(hào)的斜率方面提供了更好的性能,現(xiàn)在很多IC甚至可以配置信號(hào)上升或者下降的斜率,從而允許我們?cè)趥鬏斔俣群虴MI方面找到最佳的平衡點(diǎn)。上升沿斜率——上拉電阻與線(xiàn)路的固有電容相結(jié)合,形成一個(gè)低通濾波器。從而我們可以根據(jù)電阻器的值和線(xiàn)路的電容來(lái)調(diào)整上升沿斜率,上升沿的斜率與下降沿的斜率可能存在明顯差異。一般來(lái)說(shuō)下降沿更尖銳,因?yàn)樗鞘褂镁哂蟹浅5蛢?nèi)阻的晶體管實(shí)現(xiàn)的。而上升沿是由上拉電阻形成的,前面提到的低通濾波效果更加明顯。
![在開(kāi)漏輸出產(chǎn)生的脈沖上可以看到一個(gè)急劇的下降沿和更平滑的上升沿](https://file.elecfans.com//web2/M00/3F/DA/pYYBAGJqNsuAKNLfAAATQQ74ClA255.jpg)
圖 1 開(kāi)漏輸出產(chǎn)生的方波信號(hào)邊沿
功耗和噪聲干擾——在選擇上拉電阻值時(shí)我們需要權(quán)衡。當(dāng)線(xiàn)路上的設(shè)備驅(qū)動(dòng)輸出低電平時(shí),它會(huì)導(dǎo)致較高的電流流過(guò)較低值的上拉電阻,這會(huì)增加功耗的問(wèn)題。但是,選擇較高值的電阻器會(huì)反過(guò)來(lái)導(dǎo)致流過(guò)電阻器的電流較低,這將使線(xiàn)路上的外部干擾(噪聲)更容易影響信號(hào)狀態(tài)。應(yīng)該注意的是,在很多MCU中,配置為推挽的輸出引腳在大多數(shù)情況下可以動(dòng)態(tài)重新配置為輸入,這是通過(guò)關(guān)閉兩個(gè)晶體管來(lái)實(shí)現(xiàn)的,從而在線(xiàn)路上實(shí)現(xiàn)高阻抗?fàn)顟B(tài)。然后可以從其他外部設(shè)備采集輸入信號(hào)。
-
推挽電路
+關(guān)注
關(guān)注
18文章
113瀏覽量
38075 -
推挽輸出
+關(guān)注
關(guān)注
0文章
42瀏覽量
6534
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
功放電路電源設(shè)計(jì)注意事項(xiàng)
555電路調(diào)試技巧和注意事項(xiàng)
ADS855x的驅(qū)動(dòng)器電路設(shè)計(jì)注意事項(xiàng)
![ADS855x的驅(qū)動(dòng)器<b class='flag-5'>電路</b>設(shè)計(jì)<b class='flag-5'>注意事項(xiàng)</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
推挽輸出電路原理分析
![<b class='flag-5'>推挽</b><b class='flag-5'>輸出</b><b class='flag-5'>電路</b>原理分析](https://file1.elecfans.com/web1/M00/F2/E7/wKgZoWcN4POAKWEzAAGXKDFwlkk140.jpg)
LMK時(shí)鐘family LVDS輸出交流耦合設(shè)計(jì)注意事項(xiàng)
![LMK時(shí)鐘family LVDS<b class='flag-5'>輸出</b>交流耦合設(shè)計(jì)<b class='flag-5'>注意事項(xiàng)</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PNP傳感器輸出信號(hào)的特點(diǎn)和工作方式
Buck電路中PCB layout布局設(shè)計(jì)和注意事項(xiàng)
![Buck<b class='flag-5'>電路</b>中PCB layout布局設(shè)計(jì)和<b class='flag-5'>注意事項(xiàng)</b>](https://file1.elecfans.com/web2/M00/05/55/wKgaombOj-uAL02zAAIS9h0CuVg246.png)
恒流源電路的輸出電流如何調(diào)節(jié)
推挽輸出和開(kāi)漏輸出區(qū)別是什么
推挽和開(kāi)漏是怎么利用電路實(shí)現(xiàn)的
什么是推挽輸出模式,什么是開(kāi)漏輸出模式?
推挽電路與圖騰柱電路的區(qū)別
驅(qū)動(dòng)電路輸出模式的推挽與開(kāi)漏輸出
![驅(qū)動(dòng)<b class='flag-5'>電路</b><b class='flag-5'>輸出</b>模式的<b class='flag-5'>推挽</b>與開(kāi)漏<b class='flag-5'>輸出</b>](https://file1.elecfans.com/web2/M00/C7/8B/wKgaomYLjFCAKY0DAAAnGTtowls201.png)
評(píng)論