幾十年來，在技術(shù)創(chuàng)新、功能增強以及組件或設(shè)備外形尺寸改進方面，已經(jīng)觀察到并記錄了電子半導(dǎo)體的進步。從大型機到個人計算再到智能手機，尤其是最近的可穿戴設(shè)備，可以看到不間斷的技術(shù)演進。隨著可穿戴設(shè)備變得越來越普遍，它們變得越來越強大并且越來越小。

對于可穿戴設(shè)備，外形尺寸的定義比我們幾年前想象的要多樣化得多。例如，今天我們擁有智能手表、智能手環(huán)、腕帶、無線耳塞、智能設(shè)備、醫(yī)療監(jiān)視器/補丁和許多其他小型設(shè)計，以提供我們需要的任何數(shù)量的功能或服務(wù)。

無論多么不同，所有這些器件都存在一個共同的挑戰(zhàn)，那就是電路板空間限制。要使微型計算機適合您的手腕、耳朵或植入式，需要具有更多集成功能的微型、輕量級組件。

仍然有許多可穿戴產(chǎn)品或 SiP（系統(tǒng)級封裝）模塊設(shè)計有傳統(tǒng)的分立晶體振蕩器組件作為其計時解決方案。但是晶體通常占據(jù)更多的電路板空間。例如，1612 晶體（1.6 x 1.2 毫米）通常用于可穿戴設(shè)備。該晶體需要兩個外部電容器，這需要額外的 10 mm2 板空間。通常，可穿戴設(shè)備需要三個晶體，這意味著 30 mm2 或更大。對于總電路板尺寸僅為 200 mm2 的標(biāo)準(zhǔn)腕戴式設(shè)備而言，這已經(jīng)變得太過分了，并且只會增加設(shè)計人員添加附加功能的難度。

在非常小的封裝內(nèi)高度集成的定時時鐘發(fā)生器，例如 IDT 的MicroClock? 系列，已成為支持可穿戴設(shè)計的可靠解決方案。在 2 x 2 mm 10 引腳 DFN 封裝中具有三個時鐘輸出，任何外部組件僅需要 6 mm2 的電路板空間。與傳統(tǒng)晶體解決方案相比，設(shè)計人員通常會看到大約 80% 的電路板空間節(jié)省。這種空間節(jié)省允許更大的電池設(shè)計帶來更長的運行時間或集成更多功能的好處。

具有可編程 MicroClock 時鐘發(fā)生器與傳統(tǒng)分立晶體的設(shè)計的板空間比較

MicroClock 器件既可以解決小尺寸產(chǎn)品設(shè)計空間的限制，又可以通過其可編程性和靈活性加快設(shè)計過程。這些器件具有許多獨特的內(nèi)置功能，包括可靠的超低功耗 32.768 kHz 時鐘，可以防止常見的 PCB 板生產(chǎn)變化，精度為 32.768 kHz ppm。可編程 PLL 為可穿戴設(shè)備所需的頻率變化提供多樣化的時鐘。主動省電 （PPS） 功能提供更智能的電源管理，以節(jié)省整個系統(tǒng)的電力。具有工廠精度微調(diào)的可選嵌入式晶體消除了常見的離散晶體振蕩器初始頻率誤差。

審核編輯：郭婷