Codasip已采用Imperas參考設計和用于 Codasip IP的Imperas DV解決方案。
Codasip 已在其 DV 測試平臺中包含 Imperas 黃金參考模型,以確保有效的驗證流程能夠適應各種靈活的功能和選項,同時在未來內核的整個路線圖中進行擴展,以實現對功能質量的嚴格確認。
RISC-V 是一種模塊化架構,它提供了許多不同排列的基本指令、標準可選擴展和自定義指令——這引發了對實現和碎片風險的擔憂。Codasip 的內部測試已經使用了內部指令精確模型、多種直接和隨機測試來源(內部和外部提供)以及多種不同的技術來檢查和確保處理器合規性。Imperas 可配置參考模型已經過全面測試,并啟用了支持此綜合視圖所需的所有配置選項。
位于法國 Sophia-Antipolis 的 Codasip 工程團隊審查了不斷發展的 RISC-V 規范、完整的 Codasip 處理器 IP 產品組合、擴展和可配置功能以及未來路線圖計劃所面臨的挑戰。Imperas 解決方案被認為是支持運營工作負載和規模要求的理想選擇。Codasip 工程團隊圍繞 Imperas RISC-V 參考模型設置了基礎設施和測試框架,以有效測試所有配置,并能夠適應新的路線圖功能。
“Imperas 是 RISC-V 仿真技術和處理器驗證的先驅,”Codasip 驗證總監 Philippe Luc 說?!半m然處理器驗證不是一個新問題,但有許多 RISC-V 供應商提供定制和不同級別的驗證或一致性:客戶理所當然地關注質量和碎片化。Codasip 對我們嚴格的驗證方法感到非常自豪——使用 Imperas 作為我們質量流程的重要組成部分,進一步擴大了我們的差異化。Imperas 的獨立性、聲譽和技術實力為我們的客戶提供了對我們‘同類最佳’RISC-V 處理器的進一步保證,”
Imperas Software Ltd 首席執行官 Simon Davidmann 補充說:“Codasip 為 RISC-V 市場提供了一系列處理器解決方案,這些解決方案可為各種應用提供優化的性能。該處理器 IP 的設計驗證是 Codasip 在向下一代 IP 轉移時繼續提供最高質量處理器的基礎。每個附加的可選功能都會使驗證工作量大致翻倍。Imperas 方法通過使用模擬將持續集成/持續開發應用到復雜的處理器 DV 環境來支持 Codasip 的開發,并在不影響可選功能的情況下提供效率優勢。Imperas 和 Codasip 有著共同的愿景,即提高質量對于 RISC-V 的成功至關重要?!?/p>
可用性
Codasip 的 Imperas RISC-V 參考模型現已推出,可引導客戶和合作伙伴進行軟件開發,并作為虛擬平臺的基礎。
-
處理器
+關注
關注
68文章
19382瀏覽量
230480 -
RISC-V
+關注
關注
45文章
2307瀏覽量
46297
發布評論請先 登錄
相關推薦
Imagination放棄RISC-V處理器內核開發
Andes晶心科技推出D45-SE RISC-V處理器
使用 RISC-V 進行高效數據處理的方法
Rivos全新產品采用Andes晶心科技NX45 RISC-V處理器
《RISC-V能否復制Linux 的成功?》
什么是RISC-V?以及RISC-V和ARM、X86的區別
請問ESP32s3 ULP RISC-V協處理器是否支持ADC的讀???
RISC-V有哪些優點和缺點
RISC-V有哪些優缺點?是堅持ARM方向還是投入risc-V的懷抱?
國產RISC-V MCU推薦
淺談RISC-V微架構驗證方式

RISC-V 基礎學習:RISC-V 基礎介紹
芯來科技正式發布基于RISC-V處理器的HSM子系統解決方案

評論