在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

電容對信號上升沿的影響

GReq_mcu168 ? 來源:CSDN ? 作者:AirCity123 ? 2022-06-06 14:39 ? 次閱讀

負載電容(IO電容)Cin對信號上升沿的影響

任何芯片IO都有輸入電容,通常為2pf左右,加上寄生電容,大約3ps。這個電容相當于負載電容,高速信號在這個電容上建立電壓,相當于給電容充電,電容的充電公式是:

5ac4eee4-e561-11ec-ba43-dac502259ad0.png

V0是電容初始電壓,Vu充滿后的電壓值,假設V0=0V。那么上面公式簡化為:

5af0e152-e561-11ec-ba43-dac502259ad0.png

當t = RC時,Vt = 0.63Vu;

當t = 2RC時,Vt = 0.86Vu;

當t = 3RC時,Vt = 0.95Vu;

當t = 4RC時,Vt = 0.98Vu;

當t = 5RC時,Vt = 0.99Vu;

我們平時用的時間常數τe指電容兩端電壓從0V上升到1-1/e=1-37%=63%所需的時間(e=2.71828);

5b1affdc-e561-11ec-ba43-dac502259ad0.png

利用上述公式,計算出上升時間10%~90%所需要的時間是:

5b3a3b0e-e561-11ec-ba43-dac502259ad0.png

如果傳輸線阻抗50Ω,Cin=3pf,則τ10-90=0.33ns。如果信號的上升時間小于0.33ns,電容的充放電效應將會影響信號的上升時間。如果信號的上升時間大于0.33ns,這個電容將使信號上升時間增加越0.33ns

負載電容對信號上升沿的直接影響就是延長了上升時間,如下圖:

5b5b862e-e561-11ec-ba43-dac502259ad0.png

線路中途容性負載對信號的影響

測試焊盤,過孔,封裝引線或者連接到互連線中途的短樁線,都有寄生電容,相當于容性負載。這些容性負載通常是pf級別。

假設這些容性負載導致阻抗突變為25Ω,這導致信號傳輸到這里,有負的信號被反射,然后入射信號降低。當信號到達負載端后返回,在這個點,又有負的信號返回到負載端。從波形上看就是信號幅度下降,下沖,振鈴,上升時間增加。

5b915a10-e561-11ec-ba43-dac502259ad0.png

下面計算一下線路中途負載電容的阻抗:

5bc380da-e561-11ec-ba43-dac502259ad0.png

假設上升沿是線性的dV/dt=V/Tr;

如果C很小,則Zcap很大,如果遠遠大于50Ω,那么與傳輸線的阻抗并聯,幾乎不影響整個傳輸線阻抗。如果Zcap的值與傳輸線相當,它與傳輸線50Ω并聯,形成比50Ω小的阻抗,就會引起信號完整性問題。

經驗法則是Zcap>5x50Ω,就不會引起信號完整性問題。帶入上述公式:

5bee9a90-e561-11ec-ba43-dac502259ad0.png

也即是:

5c03f642-e561-11ec-ba43-dac502259ad0.png

假設上升時間是1nf,則允許的電容量為4pf;如果上升時間是0.25ns,則允許的電容量是1pf。

容性突變對信號上升時間的影響有一個經驗公式:

50Ω傳輸線,對于2pf容性突變,傳輸信號的10-90%上升時間增加約50x2pf=100ps。50%門限的延遲累加約為0.5x50x2pf=50ps。

50%門限的延遲成為延遲累加,用這個衡量電容突變對延遲的影響比較準確。上面的經驗公式比較準確,下面是仿真結果,基本能吻合:

5c452ec8-e561-11ec-ba43-dac502259ad0.png

要想降低電容突變對信號上升沿的影響,如果電容降低不了,就只能降低傳輸線阻抗了。

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52217

    瀏覽量

    436533
  • 電容
    +關注

    關注

    100

    文章

    6235

    瀏覽量

    153309
  • 阻抗
    +關注

    關注

    17

    文章

    970

    瀏覽量

    47052

原文標題:電容對信號上升沿的影響

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    ads1248輸入數據是上升沿有效,輸出數據確是下降沿有效,為什么?

    ads1248輸入數據是上升沿有效,輸出數據確是下降沿有效。我對SPI進行配置是,應該怎樣啊。求大神,好人一生平安。
    發表于 01-23 06:39

    STM32仿PLC上升沿下降沿

    引用#include \"IEC.h\" 調用上升沿下降沿函數TRIG(); 傳入變量 R_TRIG[0].IN = X0; F_TRIG[0].IN = X0; 上升
    發表于 01-20 16:11

    ADS7864用BUSY接DSP的外部中斷來讀取采樣數據,應該是采樣上升沿觸發外部中斷還是下降沿

    ,轉換進行期間一直是低電平,數據鎖存到寄存器后再升高。這表示BUSY信號上升沿時,數據存入寄存器中了。這兩者是不是有矛盾呢?我用BUSY接DSP的外部中斷來讀取采樣數據,應該是采樣上升
    發表于 01-15 06:50

    ADS7950編寫驅動的時候,是上升沿寫數據,還是下降沿寫數據呢?

    這個是時序圖,我想知道我編寫驅動的時候,是上升沿寫數據,還是下降沿寫數據呢??cs拉低后的第一個上升沿寫數據可以嗎???謝謝
    發表于 01-01 07:53

    ADC08D1020直接利用DCLK的上升沿、下降沿讀數,可以嗎?

    如圖,ADC08D1020工作在DDR Clocking in Non-Demultiplexed and Normal Mode的模式。DCLK的相位是0°。 DI、DQ在DCLK的邊沿發生變化,我直接利用DCLK的上升沿、下降沿
    發表于 12-18 07:02

    74lv165時鐘clk和ser信號的在上升沿是同時觸發,請問會不會造成誤采樣?

    spec要求時鐘clk和ser的信號建立時間在3.3v供電是需要大于5ns,但是由于硬件設計原因,導致時鐘clk和ser信號的在上升沿是同時觸發,請問會不會造成誤采樣? 如果造成誤采
    發表于 12-12 08:35

    LM98555 CCD驅動芯片輸出的上升下降沿時間怎么計算?

    從數據手冊中查不到LM98555 CCD驅動芯片輸出的上升下降沿,想知道怎么計算他的上升下降沿時間以及他的驅動能力,比如我現在想用它來驅動一款CCD,CCD的時鐘頻率為35M,時鐘管
    發表于 11-29 07:13

    請問AMC3306M25輸出變化是在時鐘的上升沿還是下降沿

    輸出變化是在時鐘的上升沿還是下降沿
    發表于 11-26 08:36

    NE555 PWM輸出信號上升沿有一定的波動是怎么回事?

    ,明顯可以看到黃色的上升沿前端有一些抖動,放大以后的波形如下: 我的問題是:為什么PWM信號翻轉為高電平后,又出現一定程度的波動?這個波動是哪里來的? 下圖是下降沿的波形: 感謝大
    發表于 11-12 06:55

    有辦法能改善波形的上升沿和下降沿嗎?

    你好!如下左圖所示,用一個CT(變比3000:1,直流電阻610Ω)對變壓器的初級電流信號(開關頻率是20KHz)進行采集。I/V轉換如下右圖所示 轉換后的電壓波形(電容C1沒焊接)如下圖所示(黃色)。有辦法能改善波形的上升
    發表于 09-30 07:37

    lm224放大后得到方波信號上升沿時間和下降沿時間不一樣怎么回事?

    我輸入的是50hz正弦信號 放大后得到方波信號上升沿時間和下降沿時間不一樣怎么回事?上升
    發表于 09-25 07:24

    用兩級OPA657放大PIN接收信號,發現接收信號上升沿和下降沿時間都很長,怎么處理可使接收信號陡峭一些?

    我用兩級OPA657放大PIN接收信號,發現接收信號上升沿和下降沿時間都很長,該怎么處理可使接收信號
    發表于 08-28 07:34

    jk觸發器有圈是上升沿還是下降沿

    。在邊沿觸發模式下,JK觸發器可以根據輸入信號上升沿或下降沿來改變輸出狀態。 在JK觸發器中,是否有圈(通常是一個小圓圈標記)在CP(時鐘脈沖)
    的頭像 發表于 08-22 10:20 ?4033次閱讀

    OPA847做一個前置放大,怎樣使輸出光脈沖信號上升下降沿時間變小?

    想做一個前置放大,芯片用的OPA847,現在出來的光脈沖上升下降沿時間有點大(5ns),怎樣使輸出光脈沖信號上升下降沿時間變小?
    發表于 08-21 07:13

    jk觸發器上升沿和下降沿怎么判斷

    JK觸發器是一種二進制觸發器,它在數字電路中具有廣泛的應用。了解JK觸發器的上升沿和下降沿對于設計和分析數字電路至關重要。 1. 引言 在數字電路中,觸發器是存儲一位二進制信息的基本單元。JK觸發器
    的頭像 發表于 07-23 11:19 ?4511次閱讀
    主站蜘蛛池模板: 99久久免费精品国产免费高清 | 入逼视频| 美女性视频网站 | 一级片一级片一级片 | 久久综合九色综合欧美播 | 午夜视频免费国产在线 | 色宅男午夜电影在线观看 | 豆国产97在线 | 欧洲 | 蝌蚪自拍网二区 | 天天拍天天干 | 国产片91人成在线观看 | 国产小视频免费在线观看 | 天天摸天天干天天操 | 一本到卡二卡三卡福利 | 亚洲午夜精品久久久久久成年 | 天堂资源最新版在线官网 | 天堂在线最新版在线www | 欧美色图28p| 成人午夜大片免费视频77777 | 老师在办公室被躁得舒服小说 | 一区二区高清在线 | 日本特级淫片免费看 | 色婷婷精品大全在线视频 | 1024亚洲视频 | 午夜 福利 视频 | 国产国产人免费人成免费视频 | 天天看视频 | 国产婷婷综合在线精品尤物 | 婷婷开心激情网 | 第三级视频在线观看 | 性网站视频 | 午夜大片网| 日韩特黄特色大片免费视频 | 日本69sex护士www | 亚洲天堂网站在线 | 亚洲无线视频 | 国产全黄三级三级 | 亚洲精品理论 | 天天撸夜夜操 | 欧美伦理影院 | 亚洲 美腿 欧美 偷拍 |