射頻電路工作頻率高，與數(shù)字、模擬電路相比，射頻電路非理想特性眾多，寄生效應(yīng)復(fù)雜。實際應(yīng)用中，需要對射頻信號串?dāng)_、不同器件間隔離等做良好處理，稍有不慎，便會出現(xiàn)干擾、震蕩等問題。在射頻電路的測試中，實測結(jié)果與仿真結(jié)果不一致是家常便飯，實測被仿真完美預(yù)測的情況寥寥無幾。

“旁路（Bypass）”與“去耦（Decoupling）”處理不好是造成射頻實測異常的重要原因之一。雖然對于這兩個問題在設(shè)計時有一些經(jīng)驗可循，但如果對問題成因理解不深，很有可能造成問題無法本質(zhì)解決，嚴(yán)重時還會引起其他更嚴(yán)重的后果。

而且“Bypass”和“Decoupling”很多時候結(jié)構(gòu)類似，很多人也將“Bypass電容”與“Decoupling電容”用做同義詞，不過二者的使用目的和設(shè)計考慮是不同的。

本文嘗試對“Bypass”和“Decoupling”的概念做一個討論，理解二者設(shè)計的基本理念，同時給出二者設(shè)計時注意的要點。

一、Bypass”與"Decoupling"的定義

圖：Bypass與Decoupling

Bypass

Bypass（旁路）是指為射頻信號提供一個低阻通路（通常使用電容，如上圖中的），使射頻信號沿此低阻通路流動，減少射頻信號向其他高阻路徑的流動。

Decoupling

目的是將共用連接線上的不同電路做隔離，一般由低通網(wǎng)絡(luò)構(gòu)成。隔離的目標(biāo)是不讓電路間的噪聲互相傳播干擾。在上圖中Decoupling電路設(shè)計中，Bypass電容和Decoupling電路、

共同完成Decoupling，這種設(shè)計方法在射頻電路實現(xiàn)中經(jīng)常使用。 以下將對Bypass和Decoupling電路做詳細討論。

二、Bypass電路

理想情況下，電壓源提供低阻阻抗，但實際應(yīng)用并非如此。電壓源的阻抗隨著頻率的升高而升高；另外由于電源走線的寄生電感效應(yīng)，以及電源上連接其他器件的寄生效應(yīng)，射頻芯片端口的射頻阻抗已經(jīng)不再保證是低阻，這個時候，就需要用Bypass電容來提供低阻路徑。

圖：射頻芯片應(yīng)用中，需要片外Bypass電容提供低阻路徑

在Bypass電容設(shè)計中，需要注意的是，由于寄生電感的存在電容無法在全頻段內(nèi)保持低阻。隨著頻率升高，寄生電感與電容諧振，超過諧振頻率之后，電容表現(xiàn)為感性，頻率繼續(xù)升高阻抗增大。

一般MLCC電容寄生電感為0.3nH，可以以此來計算不同容值電容的諧振頻率。下圖為Murata不同容值電容串聯(lián)阻抗的測試值[1]，可以看到，1000pF電容低阻區(qū)域（<3 Ohm）在1GHz以下，而10pF所覆蓋的范圍在2~3.5GHz附近。

圖：MLCC阻抗隨頻率的變化及其等效電路

為了使全頻段得到較低的阻抗，需要并聯(lián)多個電容，容值從小到大排列。在4G/5G PA設(shè)計和應(yīng)用中，一般采用100pF、100nF及1uF的Bypass電容，分別覆蓋GHz、幾十MHz及十MHz以下頻率。其中第一個100pF量級電容大多在芯片內(nèi)部實現(xiàn)，100nF及1uF級別電容需要在芯片外部實現(xiàn)。下圖為慧智微5G L-PAMiF產(chǎn)品S55255-12應(yīng)用手冊中的Vcc Bypass電容設(shè)計建議[2]，片外建議就近放置100nF及1uF兩顆Bypass電容。

圖：慧智微5G L-PAMiF S55255-12產(chǎn)品Bypass電容應(yīng)用建議

除了在電源提供低阻路徑外，Bypass電容還可以在其他射頻通路提供低阻路徑。例如下圖分別為在發(fā)射極提供射頻旁路路徑，減少發(fā)射極負(fù)反饋電阻對射頻增益的影響；以及利用電容Bypass特性，將直流路徑與射頻路徑分開，在一路直流供電的Casecode連接疊管中,實現(xiàn)兩級共源放大器[3]。 ?

圖：射極電阻Bypass及采用Bypass電容電流復(fù)用放大器

三、Decoupling電路

如果需要將不同的電路模塊做隔離，防止他們之間的相互干擾，那么最好的方法是減少電路模塊之間的線路的共用。不過，這通常在設(shè)計中是不現(xiàn)實的。不僅如此，在一些復(fù)雜電路設(shè)計中，甚至一些共用走線時的準(zhǔn)則，如“電源要星型走線”等也無法實施，這時，就要設(shè)計好Decoupling電路，完成各電路模塊間的Decoupling。下圖為Decoupling電路在系統(tǒng)中的框圖。

圖：Decoupling電路在系統(tǒng)中的位置

典型的電源/射頻Decoupling電路[4]如下圖所示。在電路中，串聯(lián)通路上采用了串聯(lián)電感使串聯(lián)通路在高頻時表現(xiàn)出高阻，這可以幫助Bypass電容發(fā)揮旁路特性，確保高頻噪聲可以充分的旁路到地。其次，電路傳輸特性表現(xiàn)為低通特性，這樣流經(jīng)網(wǎng)絡(luò)時高頻電流將被抑制，只有低頻電流可以流過，保持了供電的穩(wěn)定。

圖：典型Decoupling電路中的電流路徑

如果說Bypass電路提供的低阻通路是為自身電路服務(wù)，那Decoupling電路就是為整體系統(tǒng)設(shè)計的去耦網(wǎng)絡(luò)，需要將整個系統(tǒng)聯(lián)合考慮。在Decoupling電路設(shè)計中，核心是要找到耦合線路以及信號環(huán)路，并采用有效的措施切斷耦合線路，最小化信號的干擾環(huán)路。

在Decoupling電路設(shè)計中，有以下要點需要注意：

定位干擾源，并識別耦合環(huán)路。如果存在多個環(huán)路，則每個環(huán)路都需要做Decoupling處理。例如有些電路需要正壓、負(fù)壓及數(shù)字電路控制，在這些pin腳連接上都需要做去耦處理。

在Layout時，將Decoupling電路盡量靠近干擾源放置，以防止過長走線時走線上產(chǎn)生互感效應(yīng)。例如芯片電源、數(shù)字控制端口的Decoupling電路應(yīng)該靠近芯片端口就近放置。

Decoupling電路必要的時候需要加入損耗型元件，如電阻等。

Decoupling電路中所使用的器件在關(guān)心的頻率有良好的射頻特性，例如Bypass電容必須在所關(guān)心的頻率呈現(xiàn)低阻（如Bypass章節(jié)分析），串聯(lián)電感要注意其諧振頻率。一般Decoupling電路使用的是貼片陶瓷電容，而不用長引出腳的陶瓷電容、電解電容。如下圖所示。

圖：（a）適合做高頻Decoupling的貼片電容；（b）不適合做高頻Decoupling的長引出腳電容

在Decoupling電路設(shè)計中，需要特別注意的是Decoupling電路接地點的選取。一定要識別并選取有效的Decoupling節(jié)點。下圖針對高速運算放大器展示了兩種負(fù)電源V-的Decoupling的設(shè)計方式[5]。

在第一種Decoupling中，選取節(jié)點在V-電源的某個位置中，這樣選擇之后，高頻信號環(huán)路需要經(jīng)過V-電源以及較長的地線才連接到Decoupling電容，電源及地線上接收到了大量的高頻干擾，不是有效Decoupling。

第二種Decoupling中，將Decoupling電容直接跨接在在芯片V-電源出口及信號參考地上，高頻信號保持在較少環(huán)路，對電源線及地線的低頻影響小，是有效Decoupling。

圖：非有效的Decoupling及有效的Decoupling

討論了這么多decoupling的設(shè)計，那么在實際電路中decoupling到底有什么影響呢？我們以ADI高速低噪聲運放AD9631為例進行說明。下圖是AD9631驅(qū)動100Ω負(fù)載時的輸出頻譜（輸出信號20MHz，）[6]。左圖采用了合適的decoupling，頻譜很干凈，在2次諧波40MHz處諧波失真為-70dBc左右；右圖是去掉decoupling后的頻譜，可以看到明顯的噪聲。因此合適的decoupling電路十分重要。 ?

圖：Decoupling對AD9631性能的影響

四、Depass與Decoupling的比較

通過以上比較，可以看到因為設(shè)計目標(biāo)的不同，Bypass與Decoupling在設(shè)計方法和注意事項中有所不同。二者對比總結(jié)如下表：

審核編輯：湯梓紅