在計(jì)算機(jī)科學(xué)中，指令集架構(gòu) (ISA) 是計(jì)算機(jī)的抽象模型。它也被稱為架構(gòu)或計(jì)算機(jī)架構(gòu)。此外，中央處理單元 (CPU) 是實(shí)現(xiàn) ISA 的場所，被稱為實(shí)現(xiàn)。ISA 以不依賴于提供實(shí)現(xiàn)之間二進(jìn)制兼容性的微體系結(jié)構(gòu)的方式指定在該 ISA 實(shí)現(xiàn)上運(yùn)行的機(jī)器代碼的行為。

可以通過添加指令或其他功能或添加對更大地址和數(shù)據(jù)值的支持來擴(kuò)展 ISA。擴(kuò)展 ISA 的實(shí)現(xiàn)仍然能夠?yàn)闆]有這些擴(kuò)展的 ISA 版本執(zhí)行機(jī)器代碼。使用這些擴(kuò)展的機(jī)器代碼只會(huì)在支持這些擴(kuò)展的實(shí)現(xiàn)上運(yùn)行。

簡而言之，指令集是計(jì)算機(jī)軟件和硬件之間的紐帶。它是處理器理解的一組基本指令。此外，它是關(guān)于硬件支持的操作、模式和存儲位置的功能定義以及如何調(diào)用和訪問它們的精確描述。換句話說，ISA 定義了處理器支持的指令類型。

在這里，值得注意的是，微體系結(jié)構(gòu)級別僅存在于 ISA 級別之下，因此它與 ISA 定義的計(jì)算機(jī)支持的基本操作的實(shí)現(xiàn)相關(guān)聯(lián)。我們可以擁有兩個(gè)基于相同 ISA 的不同處理器，但具有不同的微架構(gòu)，具有不同的性能和效率。這使得 ISA 的多個(gè)實(shí)現(xiàn)可以具有不同的性能、物理尺寸和貨幣成本——除其他外——但它們能夠運(yùn)行相同的機(jī)器代碼。

因此，可以用成本更高、性能更高的機(jī)器替換性能較低、成本較低的機(jī)器，而無需更換軟件。此外，它還推動(dòng)了該 ISA 實(shí)現(xiàn)的微體系結(jié)構(gòu)的發(fā)展，因此 ISA 的更新、更高性能的實(shí)現(xiàn)可以使用在前幾代實(shí)現(xiàn)上運(yùn)行的軟件。

使不同的處理器兼容相同的基本指令集——ISA——允許相同的程序在許多不同的微架構(gòu)處理器上輕松運(yùn)行。我們首先定義一個(gè) ISA，然后設(shè)計(jì)符合該 ISA 的不同微架構(gòu)來實(shí)現(xiàn)功能。

擴(kuò)展處理器的能力并不是一個(gè)新概念。處理器可擴(kuò)展性是該處理器與附加的外部硬件模塊（如 FPGA 或 DSP 內(nèi)核）的組合，具體取決于該處理器的微架構(gòu)。

這種擴(kuò)展允許將特定功能作為指令或指令集加速，從而實(shí)現(xiàn)更好的性能。除了加速功能之外，最終用戶還可以通過這個(gè)擴(kuò)展的硬件模塊添加自定義指令，如新算法并增強(qiáng)以前的算法。

Imen Baili 是 Menta 的產(chǎn)品應(yīng)用工程師。

審核編輯：郭婷