AESE Qy、Qx AESMC Qy、Qy
或

AESD Qy、Qx AESIMC Qy、Qy

解決方案

影響：

如果滿足上述條件，異常序列中記錄的返回地址將不正確，序列中的第二條加密指令將被執(zhí)行兩次，這可能會(huì)導(dǎo)致數(shù)據(jù)損壞。

變通方法：

Arm 預(yù)期 AES 指令僅用于手動(dòng)優(yōu)化的 AES 庫(kù)。 AES、ECB 和 CBC 模式在單個(gè)操作中讀取和存儲(chǔ)向量寄存器。這些不受錯(cuò)誤影響。

在 AES GCM 模式下，可以讀取 32 位值用作計(jì)數(shù)器。這滿足條件 2。您可以通過(guò)將值復(fù)制到另一個(gè) Q 寄存器并按上述序列使用它來(lái)實(shí)現(xiàn)具有 32 位計(jì)數(shù)器值的 AES GCM，從而避免條件 2。

這些加密擴(kuò)展是可選的。運(yùn)行 aarch32 軟件時(shí)，操作系統(tǒng)可能會(huì)聲明這些未實(shí)現(xiàn)。

受影響的配置：

此錯(cuò)誤影響在以下條件下包含 Arm Cortex-A72 (APU) 的所有 Versal 器件：

1. 內(nèi)核處于 AArch32 狀態(tài)：A32 或 T32。
2. 執(zhí)行指令并產(chǎn)生 32 位結(jié)果。
3. 上述執(zhí)行中描述了兩個(gè)加密指令序列之一，使用條件 2 的 32 位結(jié)果作為源操作數(shù)。
4. 中斷在序列中的兩條指令之間被斷言和執(zhí)行。

解決辦法：

這是第三方錯(cuò)誤(Arm, Inc. 1655431); 無(wú)修復(fù)計(jì)劃。

審核編輯 黃昊宇