外設IP核(Peripheral IP Core)統指系統芯片里面的除嵌入式CPU以外的外圍專用功能IP核的總稱，包括串行總線接口,存儲器控制器等。外設一般通過總線核處理器連接，通常是總線的從設備。外設接收處理器的指令后,完成特定的功能。作為系統芯片的重要組成部分，外設協助處理器完成控制,計算等任務，提高了處理器的工作效率。

外設通常在處理器的控制下工作，處理器通過讀/寫外設的寄存器管理外設。外設寄存器一般包含兩類：第一類是控制寄存器，處理器對這類寄存器寫入配置實現對外設的控制；第二類寄存器是狀態寄存器，處理器通過讀取這類寄存器了解外設當前的工作狀態。

按照功能分類，常見的外設有4類：1通用數據傳輸協議接口外設，如I2C,SPI,UART,MAC,USB等，這些外設按照數據傳輸協議進行數據的收/發；2通用控制外設，如通用I/O接口(GPIO),脈寬調制接口(PWM)等，這些外設可對引腳進行特殊化的操控；3加速器型外設，類似于協處理器，加速特定類型的運算，如圖像編解碼,高速加解密核卷積運算等；4系統功能外設，幫助處理器完成系統芯片的系統運行功能，確保應用正確執行，如定時器和中斷控制器等。

按照速度分類，常見的外設分為高速外設和低速外設兩類：高速外設的工作頻率高，執行復雜的任務或者計算，如圖像處理加速器,高速加解密引擎和高速通信接口等；低速外設的工作頻率低，主要負責SoC與外界的低速通信，維護SoC系統功能，如I2C,INTC等。

隨著外設種類的增加和性能的提高，為使外設與處理器之間的速度,時序和格式等匹配，外設逐漸發展為擁有獨立的控制單元與接口電路。隨著外設功能越來越多樣化，性能要求越來越苛刻，如何設計出可靠性高,控制簡單,智能化且易于擴展的外設稱為未來的發展趨勢。

審核編輯 ：李倩