在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯片的設計流程

倩倩 ? 來源:IP與SoC設計 ? 作者:IP與SoC設計 ? 2022-08-12 14:57 ? 次閱讀

1. 緒論

經過了立項和規格和計劃的確認,此處我們開始講芯片設計。

這個內容就挺多了,也可能是大家最關心的一個部分,可能要分幾次講。在整個流程中處于這位置。

5dccc34a-19f6-11ed-ba43-dac502259ad0.png

此處由于我自己還是對數字芯片系統更了解,所以按數字的來。模擬芯片的設計流程后續有精力或者請個大佬補個概述。芯片的設計流程還是比較長的,我們先來個birdmap。這個圖很復雜,看不懂的名詞不要慌,我會一步一步講。

5dea5964-19f6-11ed-ba43-dac502259ad0.jpg

2. 算法設計

5e139c48-19f6-11ed-ba43-dac502259ad0.jpg

我們先來講第一部分,這個部分其實比較簡單。所以就在此處講講,后續不再單獨開章節來講這個東西。芯片最終還是算法的一種加速。如果一個東西你用C++都實現不了,芯片怎么可能實現。第一步就是算法。

算法實現其實有兩個步驟的。為什么有兩個步驟呢,這就涉及到浮點和定點的區別。浮點精讀高,但是硬件實現代價大,定點成本低,硬件實現代價小。一般先設計浮點算法,然后再犧牲一點精度,搞成定點算法。

浮點算法設計浮點算法偏重于功能,由于浮點精度高,最原始的功能一般會用浮點實現。比如你要整一個AI芯片,你首先得用pytorch或者tensorflow訓練出一個浮點網絡,看看效果是不是還行,能不能實現網絡正常的功能。算法鏈路先測試好了后續才能用芯片加速。浮點算法一般由純軟件工程師設計的。他們并不需要知道硬件實現,只需要對功能的正確性負責即可。

定點算法設計定點算法就是找個位置,把浮點中的指數為給歸一了。精度是肯定會損失的,但是換來了硬件設計的簡單。這個也容易理解,用芯片算一個3.5+0.025和用芯片算一個3500+25復雜程度完全不一樣啊。為了平衡精度和定點位寬,此處定點化可以有各種門道,比如采用批處理的定點化,一部分數據采用一個定點位置,另一部分數據采用另一個定點位置等等。總之就是,這一步實現的是如何用最小的定點位寬,在精度可接受的前提下實現浮點的算法。

3. 前端設計

和其他一些復雜的東西類似,比如編譯器,網站等等類似,芯片設計也有前端和后端之分,前端到網表,后端到版圖。

5e27eb26-19f6-11ed-ba43-dac502259ad0.jpg

前端主要包含4個步驟:文檔設計、編碼、驗證、前端實現。主要就是從設計需求到網表的一個流程。

4. 后端設計

這個步驟,主要是把網表整成我們最后的版圖。可以直接丟給代工廠生產了。

5e495fea-19f6-11ed-ba43-dac502259ad0.jpg

一共7個步驟。此處給個概述,后面專門寫文章介紹。

準備:這一個步驟中準備主要是準備一些庫文件,前端準備好的網表,劃分好harden, 然后穿線。

設計規劃:設計規劃主要是擺放一些大件,比如memory硬核,IO PAD, 電源網絡等等,方便下一個步驟擺放小單元。

布局:這個步驟就把具體的單元擺放到版圖上。

綜合時鐘:把時鐘網絡擺放好,保證到各個地方的長度都差不多。

布線:真正把線聯通。此處會通過STA,不斷調整布局以及routing。

ECO:版圖搞定后,需要工程師手動修一些東西。

芯片收尾:加入dummy, filler cells等等,讓密度滿足光刻需求。

最后驗證:交芯片前,最后再驗證一把。主要包含了后仿,形式驗證,物理驗證。

這7個步驟完成以后,就可以交版圖給代工廠了,接下來就是等芯片回片。

最后的輸出大概這設個樣子的。

5e597b50-19f6-11ed-ba43-dac502259ad0.jpg

5. 總結

本篇內容是芯片設計的提綱。這個階段的輸入是設計需求,輸出是芯片版圖。設計主要涉及到3方面的內容,算法設計,芯片前端設計,芯片后端設計。一整個流程很長,至此芯片的設計過程就結束了,下一個過程就是制造!

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52308

    瀏覽量

    437907
  • 算法
    +關注

    關注

    23

    文章

    4702

    瀏覽量

    94976
  • 數字芯片
    +關注

    關注

    1

    文章

    115

    瀏覽量

    18743

原文標題:一顆芯片的前世今生:設計(流程概述)

文章出處:【微信號:IP與SoC設計,微信公眾號:IP與SoC設計】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    超大規模芯片驗證:基于AMD VP1902的S8-100原型驗證系統實測性能翻倍

    引言隨著AI、HPC及超大規模芯片設計需求呈指數級增長原型驗證平臺已成為芯片設計流程中驗證復雜架構、縮短迭代周期的核心工具。然而,傳統原型驗證系統受限于單芯片容量(通常
    的頭像 發表于 06-06 13:13 ?304次閱讀
    超大規模<b class='flag-5'>芯片</b>驗證:基于AMD VP1902的S8-100原型驗證系統實測性能翻倍

    數字IC設計:方法、技巧與實踐

    主要內容: 芯片設計的背景知識 芯片設計流程和工具 構架(ARCHITECTURE)設計 RTL級設計和仿真 邏輯綜合和相關技術 芯片設計的項目管理 本文內容主要是數字
    發表于 05-28 16:06

    神眸2025春季新品發布會:以芯片創新引領AI智能影像新時代,發布極致低功耗「研極芯」

    在創始人楊作興博士的帶領下,首創全定制方法學技術路徑,革新芯片設計流程,深耕模擬芯片、功率器件、傳感器及攝像頭芯片領域,并通過"芯片設計+系
    的頭像 發表于 05-27 16:58 ?279次閱讀
    神眸2025春季新品發布會:以<b class='flag-5'>芯片</b>創新引領AI智能影像新時代,發布極致低功耗「研極芯」

    芯原推出業界領先的車規級智慧駕駛SoC設計平臺

    , SiPaaS)業務模式,該平臺可為自動駕駛、智能駕駛輔助系統(ADAS)等高性能計算需求提供強大的技術支持。 芯原的芯片設計流程已獲得ISO 26262汽車功能安全管理體系認證,可從芯片和IP的設計實現、軟件開發等方面,為全
    的頭像 發表于 04-30 15:46 ?215次閱讀

    新思科技利用人工智能加速芯片設計流程

    芯片開發者常面臨極高設計復雜度與縮短產品上市時間的雙重壓力。任何有助于提升設計開發效率、加速決策制定速度以及推進其他進度的舉措,都能為開發者解燃眉之急。
    的頭像 發表于 04-17 10:12 ?360次閱讀

    大規模硬件仿真系統的編譯挑戰

    引言隨著集成電路設計復雜度的不斷提升,硬件仿真系統在現代芯片設計流程中扮演著越來越重要的角色。基于FPGA(現場可編程門陣列)的商用硬件仿真系統因其靈活性、全自動化、高性能和可重構性,成為驗證
    的頭像 發表于 03-31 16:11 ?798次閱讀
    大規模硬件仿真系統的編譯挑戰

    芯片失效分析的方法和流程

    ? 本文介紹了芯片失效分析的方法和流程,舉例了典型失效案例流程,總結了芯片失效分析關鍵技術面臨的挑戰和對策,并總結了芯片失效分析的注意事項。
    的頭像 發表于 02-19 09:44 ?987次閱讀

    芯片封測架構和芯片封測流程

    在此輸入導芯片封測芯片封測是一個復雜且精細的過程,它涉及多個步驟和環節,以確保芯片的質量和性能。本文對芯片封測架構和芯片封測流程進行概述。
    的頭像 發表于 12-31 09:15 ?1337次閱讀
    <b class='flag-5'>芯片</b>封測架構和<b class='flag-5'>芯片封測流程</b>

    數字設計ic芯片流程

    主要介紹芯片的設計流程 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ? ? ? ? ? ? ? &
    發表于 11-20 15:57 ?0次下載

    PCIe光傳輸的優勢與挑戰

    PCIe向光傳輸接口的轉變,預示著低延遲傳輸將取得新的突破。作為PCI標準組織(PCI-SIG)的關鍵成員,新思科技不僅深度參與其中,并積極協助制定新的標準。外設組件高速互連(PCIe)標準正在經歷變革,這將對芯片設計流程產生深遠影響。
    的頭像 發表于 08-12 10:37 ?1140次閱讀
    PCIe光傳輸的優勢與挑戰

    新思科技7月份行業事件

    新思科技宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。此外,新思科技3DSO.ai與新思科技3DIC
    的頭像 發表于 08-12 09:50 ?840次閱讀

    芯片底部填充工藝流程有哪些?

    芯片底部填充工藝流程有哪些?底部填充工藝(Underfill)是一種在電子封裝過程中廣泛使用的技術,主要用于增強倒裝芯片(FlipChip)、球柵陣列(BGA)、芯片級封裝(CSP)等
    的頭像 發表于 08-09 08:36 ?2251次閱讀
    <b class='flag-5'>芯片</b>底部填充工藝<b class='flag-5'>流程</b>有哪些?

    新思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    新思科技(Synopsys)近日宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科技IP。該經過優化的參考
    的頭像 發表于 07-16 09:42 ?916次閱讀

    新思科技引領EMIB封裝技術革新,推出量產級多裸晶芯片設計參考流程

    ,即面向英特爾代工服務中的EMIB(嵌入式多芯片互連橋接)先進封裝技術,成功推出了可量產的多裸晶芯片設計參考流程。這一里程碑式的成果,不僅彰顯了新思科技在半導體設計領域的深厚底蘊,更為整個行業帶來了前所未有的設計靈活性和生產效率
    的頭像 發表于 07-11 09:47 ?766次閱讀

    新思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創新

    3DIC Compiler協同設計與分析解決方案結合新思科技IP,加速英特爾代工EMIB技術的異構集成 摘要: 新思科技人工智能(AI)驅動型多裸晶芯片(Multi-die)設計參考流程已擴展至
    發表于 07-09 13:42 ?972次閱讀
    主站蜘蛛池模板: 色多多免费观看在线 | 二级黄色大片 | 亚洲a在线观看 | 天堂在线免费视频 | 一区二区三区四区无限乱码在线观看 | 狠狠色网站 | 亚洲精品久久婷婷爱久久婷婷 | 日本久久高清视频 | 国产一级特黄aa大片在线 | 69xxxxx日本护士 | 欲香欲色| 鲁久久| 国产亚洲精品美女2020久久 | 美女被草视频 | 欧洲亚洲国产精华液 | 夜夜bb| 清纯唯美亚洲综合欧美色 | 欧美日本色| 玖操在线 | 热久久久久久 | 黄色网址免费在线 | 日本黄色大片免费 | 在线黄色网 | 三级毛片在线免费观看 | 免费成人看片 | 午夜精品久久久久久久第一页 | 日本三级免费看 | 亚洲欧美精品 | 亚洲欧美国产五月天综合 | 日本国产高清色www视频在线 | 亚洲精品久久久久久婷婷 | 亚洲成人毛片 | 四虎在线网址 | 2017天天天天做夜夜夜做 | 日日夜夜2017 | 久久久久大香线焦 | 一级特黄特黄的大片免费 | 韩毛片| 免费超爽视频 | 国产免费一级在线观看 | 久久夜色精品国产噜噜 |