早期集成電路設計中，工程師考慮的信號延遲主要產自于標準單元自身的延遲。然而從業界的主流工藝進入深亞微米之后：

■繞線產生的信號延遲在總占比上越來越大

■信號噪聲對于芯片功能的影響也不斷增加

■在高頻電路中的頻率變化又會改變電阻、電感值的分配

這就對于寄生參數的計算精準度有了更高的要求。伴隨著工藝的不斷升級，芯片規模也在不斷擴大，也對寄生參數提取的效率有了更高要求。

Quantus 是目前業界非常受信任的寄生參數抽取工具。在集成電路行業內，處于領先地位的制造廠商和設計公司都會大規模地應用該工具，尤其在工藝制程步入深亞微米的先進工藝領域（16 nm 及更先進的制程），Quantus 在模擬電路和數字電路上的優異表現都備受客戶的廣泛好評。

此外，Quantus 與 Cadence 的各類數字電路設計工具都有良好的集成，諸如 Genus&Innovus、Tempus、Voltus 等。工具與這些數字設計的平臺的深度綁定，為客戶提供了便捷和高效的體驗。本文將簡單介紹 Quantus 在數字電路設計上針對以上挑戰的一些解決方案和應用實例。

Quantus 在數字電路設計中提取寄生的精度

Quantus 的運行速度

Quantus 與 Cadence 其它工具平臺的深度集成和應用

#1

Quantus 在數字電路設計中提取寄生的精度

從 2014 年開始，Quantus 取得了具備各類先進工藝制程的制造商的認證：從最初的 16 nm、10 nm、7 nm，到目前行業內最先進的 3 nm 工藝，Quantus 在各個工藝節點上，不斷得到了各個知名芯片設計公司的肯定。

Quantus 抽取的寄生值與標準值的精度對比

在寄生抽取中，電容的計算是最為繁瑣且復雜的，對此 Quantus 中內嵌的 Random-Work Field Solver （3D）引擎，經過先進工藝芯片制造商的認證，成為了寄生參數抽取中精度的標準值。不同于傳統的電容系數模型匹配（2.5D）方式，Quantus FS 引擎通過 3D 場效應求解方式，直接依據版圖的形狀數據進行計算，從而得到完全匹配真實芯片構成的寄生電容數值。

下圖為全球領先的美國集成電路芯片設計公司在 7 nm 和 5 nm 的工藝節點中，對于 Quantus 精度調研的例子：通過對比 Quantus 抽取的寄生電容數值和 Quantus FS 產生的標準值可以看到，Quantus 與標準值的誤差是處于制造商認可的范圍內的。

下圖是中國最大的通信設備制造廠商在 TSMC-OIP 2019 南京會議上做的寄生參數引擎抽取精度對比（7 nm）?？梢钥闯?Quantus FS 和 Quantus 都有很好的收斂性。

下圖是中國大陸移動設備龍頭公司在 5 nm 工藝節點的實際案例中的精度對比：

對于目前最先進的 3 nm 制程，Quantus 在寄生抽取的精度上也有良好的表現。以下圖表展示的是全球最大工藝制造商在標準單元的實際分析中，對于 pin cap 的計算誤差，Quantus 也可以做到在正負百分之一以內。

Quantus 在數字電路中的電感抽取

在高頻的數字電路設計中，考慮寄生電感對于芯片的可靠性分析造成的影響是相當重要的。一般來說，如果時鐘線的頻率高于 1 GHz，單根高層時鐘線長超過 1500 micron 的話，電感所造成的影響是不可忽視的，且其主要表現在以下兩個方面：過沖 / 下沖（overshoot / undershoot）和時鐘延遲。

以下從客戶設計的實例入手分析，左側時鐘樹采用了更寬、更厚、更長的繞線，可以得到更多的時鐘分布；右側時鐘樹的繞線更窄、更短，能夠使用的時鐘分布就會偏少。

如果在分析寄生參數的時候不考慮電感效應（RC only），那么兩邊的時鐘樹在到達時間上相差無幾。然而在實際分析中，客戶引入 Quantus 電感抽?。≧LC）的解決方案后發現：左側時鐘樹的到達時間會相比于右側，有著顯著的延遲（見下圖對比）。因此，如果忽略了寄生電感的影響，則有可能造成芯片在時序上的失效。

對于電感的計算可分為環路電感和區域電感，前者是人們熟知的電磁感應模型，簡單卻不具備通用性，而后者的計算雖然復雜，但是適用于網表中的二維節點分析，因此 Quantus 采用了后者的表達方式，將寄生電感引入到網表中。

此外，Quantus 可以支持自感和互感的抽取。采用 Partial Element Equivalent Circuit（區域電感等效模型 PEEC）的電感提取算法，可以得到區域電感的數值并融入到電路網表中，由此可以計算 90° 和 45° 的電感互聯。在數字電路的電感抽取中，推薦使用的另一種模型 Ladder Network 更是可以匹配因為趨膚效應和鄰近效應等造成的寄生電感。

在電感提取中，業界通常認為 FastHerny 和 EMX 的結果作為標準值。通過與 FastHenry 的對比可以發現，Quantus 在高頻電路中，可以很好地模擬出寄生電阻和寄生電感隨著電路工作頻率的增加而產生的變化。Quantus 抽取的電感精度也從實驗中得到了證實：在工作頻率逐漸增加的電感值計算中，Quantus 和 EMX 的結果在擬合程度上是遠勝于第三方工具的。

Customer Success Story—Top 10 Semiconductor Company

#2

Quantus 的運行速度

Quantus 每年發布的新版本都會比舊版本有很大的速度提升。無論是對于底層模塊設計還是對于頂層的設計。在最新的 21 版本中，Quantus 的平均抽取速度要比 20 版本提高了 50% 以上，而相較于 19 版本則有 2 倍多提升。

Quantus 的多核抽取方式，展現了良好的速度與線程數量的線性關系。以下為客戶在先進制程中使用 Quantus 的實際例子。

Quantus 與業內的其它抽取工具相比，在速度上也有一定的優勢。以下圖片展示了從 12 nm 到 5 nm 工藝制程的芯片設計中，Quantus 與某第三方工具的速度對比。

#3

Quantus 與 Cadence 其它工具平臺的深度集成和應用

在后端驗證工具的集成上，Quantus 與Innovus 和 Tempus 有著深度的綁定

對于 PR 工具 Innovus，時序的分析是驅動整個流程的根本，并且在不同的分析階段，對于時序的精確度的需求也是大相徑庭的。對此，Quantus 有不同的抽取引擎來提供時序分析所需的寄生參數：例如，在全局的 placement 階段, 僅需要粗略的計算可能的寄生對時序的影響，Quantus 有對應的 TQuantus 引擎提供支持，可以快速地得到布局過程中所引起的寄生參數估計；在繞線階段，需要依據繞線情況來提供較為精確的寄生信息，對此，Quantus 提供了 IQuantus 引擎，可以在有限的精度損失下，以較快的速度來支持 ECO 階段的迭代分析；對于最后的 Signoff 階段，需要使用 Quantus 的引擎來提供最精確的寄生參數分析。

在抽取引擎（preroute / postroute）的選擇中，如果選擇了 preroute ，則 RC 的抽取是基于繞線的密度和 net 的形狀（由 early GlobalRoute 和 Clock Tree Synthesis 提供）來進行計算的，并且是不考慮耦合電容；如果選擇了 postroute，則 RC 的抽取是基于繞線的間距來進行計算的，并且是考慮耦合電容的。

對于 IQRC 和 Signoff QRC 有兩種抽取模式：全局寄生抽取模式和增量寄生抽取模式。對低于一定閾值（基于 net 數量和面積）的改動，使用的是增量寄生抽取模式，反之則會觸發全局寄生抽取模式。

在 Innovus 中調用 Tempus 執行 ECO 的階段，基于時序的考慮,需要對芯片設計中用到的緩沖器做優化（替換）來滿足設計規則，對于這個階段的寄生參數信息，使用增量抽取模式是最為高效的。下圖比較了在該階段中，Quantus 與 IQuantus 在其中兩個步驟的運行時間，一個考慮的是緩沖器變換所引起的寄生變化，另一個則是考慮了在緩沖器更換后重新布線所引起的寄生變化。從實驗結果可以看出，在增量寄生的抽取中，IQRC 有著顯著的性能優勢，即在 CPU 資源有限的情況下可以更好地減少運行時間。

左右滑動查看更多

Quantus 與 Cadence 的其它平臺（Spectre、Tempus）在電感分析流程上有緊密聯系

用戶可以通過將 Quantus 產生的帶有電感寄生參數的 DSPF 網表和由 Tempus 產生的 SPICE 網表相結合，進由 Spectre 仿真，從而判斷電感是否對設計造成了過沖 / 下沖 （overshoot / undershoot）的影響。同時在 Spectre 的報告文件中，可以提取出用于做靜態時序分析的 SDC 文件。通過使用這個 SDC 文件，Tempus 可以做出同時基于電阻、電容、電感的靜態時序分析。

綜上所述，隨著芯片設計更加復雜、生產工藝更加先進，寄生參數的分析對于芯片的功能性甚至成敗發揮了更加重要的作用。為了解決寄生參數分析的精度以及抽取效率問題，Quantus 提供了準確、高效、完整的解決方案，為客戶的芯片設計保駕護航。