在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Cadence Allegro背鉆設置詳細介紹教程

凡億PCB ? 來源:凡億教育 ? 作者:凡億教育 ? 2022-10-20 09:38 ? 次閱讀

背鉆其實就是控深鉆比較特殊的一種,在多層板的制作中,例如12層板的制作,我們需要將第1層連到第9層,通常我們鉆出通孔(一次鉆),然后陳銅。這樣第1層直接連到第12層,實際我們只需要第1層連到第9層,第10到第12層由于沒有線路相連,像一個柱子,如圖1所示。

這個柱子影響信號的通路,在通訊信號會引起信號完整性問題。所以將這個多余的柱子(業內叫STUB)從反面鉆掉(二次鉆)。所以叫背鉆,但是一般也不會鉆那么干凈,因為后續工序會電解掉一點銅,且鉆尖本身也是尖的。所以PCB廠家會留下一小點,這個留下的STUB的長度叫B值,一般在50-150UM范圍為好。

1、執行菜單命令,選擇Edit->Properties,激活屬性命令,如圖2所示。

c52f957a-5016-11ed-a3b6-dac502259ad0.png

▲圖1 背鉆孔示意圖

c5782aec-5016-11ed-a3b6-dac502259ad0.png

▲圖2 背鉆孔示意圖

2、在激活“property edit”的命令狀態下,find面板中只勾選nets對象。

3.然后選擇要背鉆的網絡,隨即會自動彈出“Edit Properties”對話框,左邊的選項欄中選擇“Backdrill_max_pth_stub”選項增加背鉆屬性,背鉆Stub值可以填8,但是工廠加工能力可能達不到,此Stub值意義不大,隨后點擊”Apply”

c5894dcc-5016-11ed-a3b6-dac502259ad0.png

c59b68b8-5016-11ed-a3b6-dac502259ad0.png

4.選擇Manufacture->NC->Bacdrill Setup and Analysis…進入背鉆層設置

c5d725a6-5016-11ed-a3b6-dac502259ad0.png

5.設置需要背鉆的層,如需要背鉆的信號分布在Layer5、Layer8,背鉆從Botom->Top方向背鉆,將要鉆掉的層設置分別設置為Bottom->Layer6、Bottom->Layer9,設置如下。

c5fd517c-5016-11ed-a3b6-dac502259ad0.png

c6083240-5016-11ed-a3b6-dac502259ad0.png

c61e8e0a-5016-11ed-a3b6-dac502259ad0.png

c679236a-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

6、選擇Manufacture->NC->Drill Legend輸出背鉆符號

c6aae86e-5016-11ed-a3b6-dac502259ad0.png

c6d8d2ce-5016-11ed-a3b6-dac502259ad0.png

c6e9c4b2-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

7.選擇Manufacture->NC Drill輸出鉆孔文件

c743e97e-5016-11ed-a3b6-dac502259ad0.png

c772e8c8-5016-11ed-a3b6-dac502259ad0.png

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4344

    文章

    23350

    瀏覽量

    405613
  • 電解
    +關注

    關注

    1

    文章

    79

    瀏覽量

    18018
  • allegro
    +關注

    關注

    42

    文章

    688

    瀏覽量

    146719

原文標題:Cadence Allegro背鉆設置詳細介紹教程

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Allegro工程師能力升級建議 工程師技能如何升級進階

    根據Cadence認證體系及中國企業需求,Allegro工程師能力分三級,分別是初級、中級、高級工程師。那么這三種工程師技能如何升級進階? ? 1、初級工程師(Layout基礎) ①六層板設計 掌握
    的頭像 發表于 03-31 11:39 ?410次閱讀

    信號完整性的守護者:技術

    (BackDrilling)是高速PCB設計中的一項關鍵工藝技術,特別在EDA(電子設計自動化)行業中得到廣泛應用。隨著信號速率不斷提高,這項技術變得越來越重要。的基本概念
    的頭像 發表于 03-19 18:29 ?420次閱讀
    信號完整性的守護者:<b class='flag-5'>背</b><b class='flag-5'>鉆</b>技術

    設計與生產:技術解析及應用

    是一種特殊的控深技術,用于多層PCB板的制造。例如,在12層板中,如果需要將第1層連接到第9層,通常會先進行一次鉆孔(通孔)并沉銅,這樣會導致第1層直接連接到第12層。實際上,我們只需要第1層
    的頭像 發表于 12-24 18:15 ?1801次閱讀
    <b class='flag-5'>背</b><b class='flag-5'>鉆</b>設計與生產:技術解析及應用

    設計與生產:技術解析及應用

    是一種特殊的控深技術,用于多層PCB板的制造。例如,在12層板中,如果需要將第1層連接到第9層,通常會先進行一次鉆孔(通孔)并沉銅,這樣會導致第1層直接連接到第12層。實際上,我們只需要第1層
    發表于 12-24 18:12

    一文看懂PCB

    PCB設計和制造面臨的挑戰之一是如何保護信號完整性問題。也稱為可控深度鉆孔,用于去除PCB通孔中銅筒的導電過孔存根。作為過孔的一部分,存根會在高速設計中導致嚴重的信號完整性。
    的頭像 發表于 11-21 17:08 ?1810次閱讀
    一文看懂PCB<b class='flag-5'>背</b><b class='flag-5'>鉆</b>

    Allegro Package Designer Plus中設置Degassing向導

    ? Cadence Allegro Package Designer Plus提供了一個完整的原理圖驅動的封裝基板布局布線環境。用于FlipChip,Wirebonding,SiP模塊等多種形式
    的頭像 發表于 11-21 10:57 ?1076次閱讀
    <b class='flag-5'>Allegro</b> Package Designer Plus中<b class='flag-5'>設置</b>Degassing向導

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網盤
    發表于 11-12 13:11

    如何在Cadence的EMX仿真中精準設置長邊PORT

    請問在Cadence的EMX仿真里,如果需要在一個較長的邊打PORT,需要怎么設置會仿真比較精準?像這樣子直接吸附一個上去可以嗎?
    的頭像 發表于 10-23 10:27 ?2137次閱讀
    如何在<b class='flag-5'>Cadence</b>的EMX仿真中精準<b class='flag-5'>設置</b>長邊PORT

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補丁 https
    發表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質量起著關鍵性的作用。
    發表于 09-23 17:11 ?10次下載

    設計時要優先保證哪一項,STUB長度真的是越短越好嗎

    信號質量的要求,也要考慮的成本。 要注意,無法完全消除stubs,必須要留出裕量。
    發表于 09-09 15:28

    設計時要優先保證哪一項,STUB長度真的是越短越好嗎

    關于PCB后stub的長度,一定是越短越好嗎,追求0 stub,一直是廣大設計工程師的夢想,直到有一天出了案例, 才追悔莫及,原來這么多年,我們都理解錯了……
    的頭像 發表于 09-09 15:27 ?1805次閱讀
    <b class='flag-5'>背</b><b class='flag-5'>鉆</b>設計時要優先保證哪一項,STUB長度真的是越短越好嗎

    直接下載了OPA659的PCB封裝,用ultra librarian導入到cadence allegro 16.6里面,為什么會報錯?

    直接下載了OPA659的PCB封裝,用ultra librarian 導入到cadence allegro 16.6里面了,但是想要放置到板子上的時候會報錯: E- (SPMHGE-82
    發表于 08-27 08:29

    Cadence快板PCB培訓

    Allegro環境介紹Allegro環境設定 焊盤制作 元件封裝制作 電路板創建PCB疊層設置和網表導入 約束規則管理布局 布線 覆銅PCB設計后處理
    發表于 07-02 17:22 ?0次下載

    各位大神,CADENCE設置不成功,請問如何解決?

    發表于 06-04 20:38
    主站蜘蛛池模板: 一区二区三区高清在线观看 | 久久婷婷国产精品香蕉 | 1024国产看片在线观看 | 男校霸把男校草玩出水男男 | 色综合天天综一个色天天综合网 | 婷婷色网 | 狠狠色噜噜狠狠狠狠999米奇 | 在线视频一区二区三区 | 中国女人a毛片免费全部播放 | 欧美在线黄色 | 爱爱免费网站 | 手机在线观看免费视频 | 影音先锋色偷偷米奇四色 | 特级无码毛片免费视频尤物 | 色婷丁香| 午夜精品视频在线观看美女 | 亚洲免费在线看 | 欧洲性开放大片免费观看视频 | 天天爱天天做天天爽 | 日韩精品一级毛片 | 日韩美女奶水喂男人在线观看 | 色射色| 夜夜综合网 | 69xxx网站| 欧美成人精品久久精品 | 韩国午夜影院 | 亚洲精品久久久久久婷婷 | 欧美大片一区二区三区 | 在线视频观看免费 | 网女色| wwwxx在线| 亚洲精品播放 | 欧美特级黄 | 国产一级特黄aa大片爽爽 | 豆国产97在线 | 欧洲 | 天天爽天天狼久久久综合 | 人人九九精品 | 九九re6精品视频在线观看 | 日本污视频 | 四虎免费看黄 | 真实国产伦子系 |