當 LUTRAM 讀寫使用不同的時鐘,寫時鐘 wclk_a,讀時鐘 rclk_b。
總結
When the read and write addresses are different, there is no CDC path between the write and the read clocks.
However, when the write and read addresses are the same, then there is a CDC path between the write clock and the read clock.
原因
當讀寫地址不同時,讀數據時數據不會發生寫入,和寫時鐘無關,讀出數據的delay是固定的,因此從 讀地址寄存器到 輸出寄存器 是一條同步路徑。
當讀寫地址相同時,讀數據時該地址同時正在被寫入,讀出數據的delay的是依賴于寫時鐘的,如果讀寫時鐘靠的很近,輸出寄存器就可能出現亞穩態。從 LUTRAM 到 輸出寄存器 是一條異步路徑。
Reference:
《Vivado Design Suite User Guide: Design Analysis and Closure Techniques》
-
寄存器
+關注
關注
31文章
5396瀏覽量
122587 -
數據
+關注
關注
8文章
7232瀏覽量
90676 -
時鐘
+關注
關注
11文章
1853瀏覽量
132609
原文標題:LUTRAM 讀寫使用不同時鐘的 CDC Path
文章出處:【微信號:FPGA開發之路,微信公眾號:FPGA開發之路】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
FPGA User Guide之report_cdc
USB兩個COM的讀寫速率基本保持一樣,如果同時測試讀寫速率會受影響嗎?
請問當CLB配置為SRL或LUTRAM時,SRL或LUTRAM在Virtex-5中使用的幀號是多少?
如果同時要開發esp32和esp8266該怎樣設置PATH和IDF_PATH?
基于FALSE PATH的設置

ic設計——CDC的基本概念

vivado多時鐘周期約束set_multicycle_path使用

評論