兩家公司借助增強的 PDK，輕松實現(xiàn)模擬模塊的節(jié)點間移植，涵蓋多種 FinFET 工藝，加快設計收斂

早期客戶發(fā)現(xiàn)普通模擬模塊的設計周期縮短 2.5 倍以上

Cadence Virtuoso 設計平臺針對臺積電 FinFET 技術的設計移植和自動化進行了專門優(yōu)化

中國上海，2022 年 10 月 28 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）與臺積電合作，在 Cadence Virtuoso 設計平臺上為采用臺積電先進工藝技術的定制/模擬 IC 模塊開發(fā)了節(jié)點間設計遷移流程。Cadence 攜手臺積電研發(fā)團隊，確保 Virtuoso Schematic Editor 和 Layout Editor 將采用臺積電 N5 和 N4 工藝技術的源設計自動遷移到采用臺積電 N3E 工藝技術的新設計。這個新遷移流程的早期模擬設計 IP 試驗表明，與人工遷移相比，普通模擬模塊的設計時間縮短 2.5 倍以上。

集成到 Virtuoso 設計平臺中的 Virtuoso Application Library Environment 原理圖移植解決方案可以自動將源原理圖的單元、參數(shù)、引腳和連線從一個工藝節(jié)點移植到另一項技術。然后，利用 Virtuoso ADE Product Suite 的仿真環(huán)境和電路優(yōu)化技術對目標原理圖進行調(diào)整和優(yōu)化，驗證新原理圖是否符合所有必要的測量目標。

Virtuoso Layout Suite 支持現(xiàn)有版圖在給定工藝技術上的復用，利用自定義布局和布線自動化技術，在新的工藝技術上快速重建移植后的版圖。借助 Virtuoso Layout Suite 模板、臺積電模擬映射技術和 Virtuoso 設計平臺布線技術，設計人員可以自動識別和提取現(xiàn)有版圖中的器件組，并將模板應用于新版圖中的相似組。

“通過我們與 Cadence 的持續(xù)合作，當客戶在 Virtuoso 設計平臺上進行模擬模塊的節(jié)點間設計移植時，能夠提高生產(chǎn)力并加速設計收斂。借助我們的增強型 PDK，客戶可以輕松地將定制/模擬模塊從我們廣泛使用的一種工藝遷移到另一種工藝，并利用我們的最新技術，改善功率、性能和面積。”

—— Dan Kochpatcharin

臺積電設計基礎設施管理部負責人

“通過與臺積電的緊密合作，我們的客戶現(xiàn)可以在 Virtuoso 設計平臺上實現(xiàn)最復雜的工藝移植和定制/模擬版圖布線自動化功能。我們與雙方的共同客戶持續(xù)合作，了解他們的實際設計要求。這種新的節(jié)點間設計移植技術易于使用，滿足了我們客戶對最具挑戰(zhàn)性的定制模擬設計的關鍵需求。”

—— Tom Beckley

Cadence 公司高級副總裁兼定制 IC、

IC 封裝與 PCB 和系統(tǒng)分析事業(yè)部總經(jīng)理

Cadence Virtuoso 設計平臺支持 Cadence 智能系統(tǒng)設計（Intelligent System Design）戰(zhàn)略，助力實現(xiàn)系統(tǒng)級芯片（SoC）的卓越設計。