方波時(shí)域與頻域
假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值,也就是方波的平均電壓(與占空比有關(guān)),諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值,3代表,3*f0的正弦波分量幅值,以此類推。
可以看出,諧波只有奇數(shù)次的分量,1次諧波開始頻率越高,幅值越低,對(duì)波形影響也就越小。
那么,此時(shí)如果此方波過一個(gè)低通濾波器,將1,3,5,7...次諧波通通濾掉會(huì)如何?
結(jié)果就會(huì)只有一個(gè)0次諧波,也就是0.5V(50%占空比)的直流分量。那么此時(shí)我們IO輸出占空比變?yōu)?0%,輸出電壓就是0.4V,占空比80%,輸出就是0.8V,這不就實(shí)現(xiàn)了DAC的功能嗎?
模擬濾波器
二階有源低通濾波器
貝塞爾濾波器
除了上圖的濾波器外,如果不追求精度,可以直接LC低通濾波器,簡單實(shí)用,親測有效。
Matlab分析方波頻譜代碼
fs=10000; %采樣頻率
t=0:1/fs:1;
x=square(2*pi*50*t); %信號(hào)波形
subplot(211);
plot(t,x);
subplot(212);
pspectrum(x); %顯示功率譜密度
審核編輯:湯梓紅
-
FPGA
+關(guān)注
關(guān)注
1644文章
21993瀏覽量
615351 -
dac
+關(guān)注
關(guān)注
43文章
2388瀏覽量
193199 -
模擬濾波器
+關(guān)注
關(guān)注
0文章
33瀏覽量
13549 -
數(shù)字IO
+關(guān)注
關(guān)注
0文章
8瀏覽量
8156
原文標(biāo)題:FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能
文章出處:【微信號(hào):HaveFunFPGA,微信公眾號(hào):玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
DAC3161在應(yīng)用中若要使用IO TEST該怎么用?
FPGA的IO
如何設(shè)計(jì)基于FPGA的多功能數(shù)字鐘?
將Kintex 7 FPGA與CMOS輸入DAC連接如何實(shí)現(xiàn)?
請(qǐng)問CPLD或者FPGA能夠實(shí)現(xiàn)任意的IO口對(duì)聯(lián)嗎?
FPGA實(shí)現(xiàn)數(shù)字時(shí)鐘

基于FPGA和Quartus II的多功能數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn)
FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)圖文稿

FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)

FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)修訂稿

FPGA 結(jié)構(gòu)分析 -IO 資源
基于TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換

請(qǐng)問FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能呢?

評(píng)論