在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能

玩兒轉(zhuǎn)FPGA ? 來源:玩兒轉(zhuǎn)FPGA ? 作者:包包 ? 2022-12-07 10:31 ? 次閱讀

方波時(shí)域與頻域

42fc757c-75d3-11ed-8abf-dac502259ad0.jpg

假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值,也就是方波的平均電壓(與占空比有關(guān)),諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值,3代表,3*f0的正弦波分量幅值,以此類推。

可以看出,諧波只有奇數(shù)次的分量,1次諧波開始頻率越高,幅值越低,對(duì)波形影響也就越小。

那么,此時(shí)如果此方波過一個(gè)低通濾波器,將1,3,5,7...次諧波通通濾掉會(huì)如何?

結(jié)果就會(huì)只有一個(gè)0次諧波,也就是0.5V(50%占空比)的直流分量。那么此時(shí)我們IO輸出占空比變?yōu)?0%,輸出電壓就是0.4V,占空比80%,輸出就是0.8V,這不就實(shí)現(xiàn)了DAC的功能嗎?

模擬濾波器

43304c62-75d3-11ed-8abf-dac502259ad0.png

二階有源低通濾波器

435676da-75d3-11ed-8abf-dac502259ad0.jpg

貝塞爾濾波器

除了上圖的濾波器外,如果不追求精度,可以直接LC低通濾波器,簡單實(shí)用,親測有效。

Matlab分析方波頻譜代碼

fs=10000; %采樣頻率

t=0:1/fs:1;

x=square(2*pi*50*t); %信號(hào)波形

subplot(211);

plot(t,x);

subplot(212);

pspectrum(x); %顯示功率譜密度

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1644

    文章

    21993

    瀏覽量

    615351
  • dac
    dac
    +關(guān)注

    關(guān)注

    43

    文章

    2388

    瀏覽量

    193199
  • 模擬濾波器
    +關(guān)注

    關(guān)注

    0

    文章

    33

    瀏覽量

    13549
  • 數(shù)字IO
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    8156

原文標(biāo)題:FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能

文章出處:【微信號(hào):HaveFunFPGA,微信公眾號(hào):玩兒轉(zhuǎn)FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    DAC3161在應(yīng)用中若要使用IO TEST該怎么用?

    DAC3161在應(yīng)用中若要使用IO TEST該怎么用?我現(xiàn)在能輸出正常波形,但溫度變化過大后,可能會(huì)有FPGADAC數(shù)據(jù)接口時(shí)序不匹配問題。調(diào)整寄存器延時(shí)后又能恢復(fù)正常。所以想用
    發(fā)表于 12-02 08:29

    FPGAIO

    多種不同的電壓標(biāo)準(zhǔn),也有豐富的IO。首先,FPGAIO物理命名規(guī)則,也就是我們做管腳約束時(shí)候的命名,芯片通常是長方體或者正方體,所以命名通常采用字母+數(shù)字組合的方式,從上到下是字母(
    發(fā)表于 07-18 14:26

    如何設(shè)計(jì)基于FPGA的多功能數(shù)字鐘?

    現(xiàn)場可編程門陣列(Field Programmable Gate Arrays,FPGA)是一種可編程使用的信號(hào)處理器件。通過改變配置信息,用戶可對(duì)其功能進(jìn)行定義,以滿足設(shè)計(jì)需求。通過開發(fā),FPGA能夠
    發(fā)表于 11-11 08:31

    將Kintex 7 FPGA與CMOS輸入DAC連接如何實(shí)現(xiàn)

    我正在嘗試將Kintex 7 FPGA與CMOS輸入DAC連接。我相信這意味著我需要使用標(biāo)準(zhǔn)IO引腳而不是GTX收發(fā)器。標(biāo)準(zhǔn)IO引腳上的最大頻率和數(shù)據(jù)速率是多少?謝謝。
    發(fā)表于 05-14 09:31

    怎么實(shí)現(xiàn)基于FPGAdac控制?

    怎么實(shí)現(xiàn)基于FPGAdac控制?
    發(fā)表于 11-02 07:32

    請(qǐng)問CPLD或者FPGA能夠實(shí)現(xiàn)任意的IO口對(duì)聯(lián)嗎?

    需要實(shí)現(xiàn)這樣的功能,我有比如說10個(gè)IO從CPLD或者FPGA的左邊10個(gè)管腳輸入,序號(hào)為0到9,期望實(shí)現(xiàn)能夠輸出的為任意的序號(hào),比如說我需
    發(fā)表于 04-23 14:19

    FPGA實(shí)現(xiàn)數(shù)字時(shí)鐘

    在Quartus Ⅱ開發(fā)環(huán)境下,用Verilog HDL硬件描述語言設(shè)計(jì)了一個(gè)可以在FPGA芯片上實(shí)現(xiàn)數(shù)字時(shí)鐘. 通過將設(shè)計(jì)代碼下載到FPGA的開發(fā)平臺(tái)Altera DE2開發(fā)板上進(jìn)
    發(fā)表于 11-29 16:51 ?184次下載
    <b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>數(shù)字</b>時(shí)鐘

    基于FPGA和Quartus II的多功能數(shù)字鐘設(shè)計(jì)與實(shí)現(xiàn)

    本文以FPGA平臺(tái)為基礎(chǔ),在QuartusⅡ開發(fā)環(huán)境下設(shè)計(jì)開發(fā)多功能數(shù)字鐘。數(shù)字實(shí)現(xiàn)計(jì)時(shí)\校時(shí)\整點(diǎn)報(bào)時(shí)\世界時(shí)鐘
    發(fā)表于 12-18 11:51 ?4w次閱讀

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)圖文稿

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)圖文稿(ltspice 放置電源)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog
    發(fā)表于 07-26 12:17 ?10次下載
    <b class='flag-5'>FPGA</b>設(shè)計(jì)中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實(shí)現(xiàn)</b>圖文稿

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)(單片機(jī)電源維修)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog
    發(fā)表于 07-26 12:18 ?18次下載
    <b class='flag-5'>FPGA</b>設(shè)計(jì)中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實(shí)現(xiàn)</b>

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)修訂稿

    FPGA設(shè)計(jì)中DAC控制的Verilog實(shí)現(xiàn)修訂稿(空調(diào)電源芯片)-該文檔為FPGA設(shè)計(jì)中DAC控制的Verilog
    發(fā)表于 07-26 13:13 ?10次下載
    <b class='flag-5'>FPGA</b>設(shè)計(jì)中<b class='flag-5'>DAC</b>控制的Verilog<b class='flag-5'>實(shí)現(xiàn)</b>修訂稿

    FPGA 結(jié)構(gòu)分析 -IO 資源

    工作方式; IO串并轉(zhuǎn)換資源:分析IO資源如何實(shí)現(xiàn)串并轉(zhuǎn)換。 其中第二、三系列是對(duì)第一系列中的部分內(nèi)容進(jìn)行更進(jìn)一步的詳細(xì)描述。本篇是對(duì)于第一個(gè)系列——IO資源進(jìn)行部分描述,共分為幾個(gè)章
    的頭像 發(fā)表于 12-13 13:20 ?2420次閱讀

    基于TXS0108實(shí)現(xiàn)FPGA IO Bank接不同外設(shè)IO接口電壓轉(zhuǎn)換

    引言:上一篇文章我們介紹了通過添加電阻器、場效應(yīng)晶體管(FET)開關(guān)、電平轉(zhuǎn)換器甚至其他Xilinx FPGA等選項(xiàng)實(shí)現(xiàn)HP Bank IO與2.5V/3.3V外設(shè)對(duì)接的方法。本文介紹利用TI公司TXS0108
    的頭像 發(fā)表于 05-16 09:02 ?4207次閱讀
    基于TXS0108<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>FPGA</b> <b class='flag-5'>IO</b> Bank接不同外設(shè)<b class='flag-5'>IO</b>接口電壓轉(zhuǎn)換

    請(qǐng)問FPGA數(shù)字IO如何實(shí)現(xiàn)DAC功能呢?

    假設(shè)方波頻率為f0。橫軸諧波次數(shù)為0的柱狀圖代表直流分量的幅值,也就是方波的平均電壓(與占空比有關(guān)),諧波次數(shù)為1代表頻率為f0的正弦波分量的幅值,3代表,3*f0的正弦波分量幅值,以此類推。
    發(fā)表于 06-28 14:50 ?695次閱讀
    請(qǐng)問<b class='flag-5'>FPGA</b><b class='flag-5'>數(shù)字</b><b class='flag-5'>IO</b>如何<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>DAC</b><b class='flag-5'>功能</b>呢?

    FPGA與傳統(tǒng)DAC的比較

    中的一種半定制電路而出現(xiàn)的。而DAC(Digital-to-Analog Converter)即數(shù)字-模擬轉(zhuǎn)換器,是一種重要的外圍設(shè)備,主要功能是將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào),使得
    的頭像 發(fā)表于 10-25 09:21 ?727次閱讀
    主站蜘蛛池模板: 久久夜色tv网站免费影院 | 深爱婷婷| 色婷婷六月 | 久久一卡二卡 | 狠狠色丁香婷婷综合久久来 | 手机看片福利盒子 | 久热首页| 黄色插插插 | 亚洲人xx视频 | 一区二区三区免费精品视频 | 123综合网在线| 狠狠色噜噜狠狠狠97影音先锋 | 国产经典三级在线 | 18满xo影院视频免费体验区 | 91在线播放免费不卡无毒 | 天天舔天天摸 | 国产亚洲一区二区精品 | 夜夜爽天天干 | 欧美日本免费 | 日本h片在线观看 | 成人a毛片手机免费播放 | 亚洲精品国产自在久久出水 | 亚洲第一成人在线 | 国产精品美乳在线观看 | 美女视频黄a全部免费看小说 | 色屁屁www影院免费观看视频 | 欧美特级午夜一区二区三区 | 国语一级毛片私人影院 | 中文字幕一区在线观看视频 | 精品视频一区二区三区 | 亚洲国产婷婷香蕉久久久久久 | 色日韩在线 | 日韩中文电影 | 国产精品三级a三级三级午夜 | 久久99精品久久久久久牛牛影视 | 5252色欧美在线激情 | eeuss影院www影院夜场 | 亚洲精品成人久久久影院 | 精品一区二区三区自拍图片区 | 综合色久 | 国产三级毛片视频 |