概述

浙江省微波毫米波射頻產(chǎn)業(yè)聯(lián)盟旗下杭州城芯科技有限公司隨著雷達系統(tǒng)數(shù)字化水平的提高，數(shù)字相控陣?yán)走_的應(yīng)用越來越廣泛，相較于傳統(tǒng)的模擬相控陣?yán)走_系統(tǒng)，數(shù)字相控陣?yán)走_系統(tǒng)具有合成波束的靈活性更強、旁辦抑制度更優(yōu)、動態(tài)范圍更大等優(yōu)點。是未來雷達系統(tǒng)的發(fā)展方向。相較于傳統(tǒng)的模擬相控陣?yán)走_系統(tǒng)，數(shù)字相控陣?yán)走_系統(tǒng)不再依靠模擬的移相器、衰減器以及微波合成網(wǎng)絡(luò)等來實現(xiàn)空間波束的合成與掃描。而是直接通過AD轉(zhuǎn)換器將接收到的模擬信號數(shù)字化，在數(shù)字域進行更靈活更復(fù)雜的數(shù)據(jù)處理。典型的數(shù)字相控陣系統(tǒng)框圖如下所示：

圖1 典型數(shù)字相控陣系統(tǒng)框圖

完整的數(shù)字相控陣系統(tǒng)包括數(shù)字T/R收發(fā)單元陣列(每一個收發(fā)單元包括一個接收的ADC模塊及一個發(fā)射的DAC/DDS模塊)、數(shù)字波束形成模塊(DBF)、信號處理機模塊以及時鐘生成及分發(fā)模塊。其中數(shù)字收發(fā)單元陣列實現(xiàn)模擬信號的收發(fā)及數(shù)字化，數(shù)字波束形成模塊通過對各個收發(fā)單元的數(shù)據(jù)進行加權(quán)、延時、補償?shù)炔僮鲗崿F(xiàn)波束的合成，信號處理機模塊用于對接收到的數(shù)據(jù)進行處理并完成對整個系統(tǒng)的控制，時鐘生成及分發(fā)模塊實現(xiàn)采樣時鐘以及同步信號的分發(fā)。

由于數(shù)字相控陣系統(tǒng)需要嚴(yán)格控制每個收發(fā)單元的采樣時刻以方便數(shù)字波束合成，故時鐘生成及分發(fā)模塊需要嚴(yán)格約束分發(fā)到每一個收發(fā)單元的采樣時鐘(Fs_clk1~Fs_clk(n))的相位關(guān)系。理想情況下，需要保證分發(fā)到每一個收發(fā)單元的采樣時鐘(Fs_clk1~Fs_clk(n))嚴(yán)格對齊。在大規(guī)模數(shù)字相控陣系統(tǒng)中，不同的收發(fā)單元往往距離很遠，且位于不同的PCB板上。為實現(xiàn)同步采樣，時鐘分發(fā)網(wǎng)絡(luò)一般采用分布式實現(xiàn)以減小連線數(shù)量。典型的時鐘Fs_clk及同步信號Sync分發(fā)網(wǎng)絡(luò)如圖2所示：

圖2 數(shù)字相控陣系統(tǒng)時鐘及同步信號分發(fā)網(wǎng)絡(luò)

時鐘及同步生成模塊產(chǎn)生采樣時鐘及同步信號，通過有源時鐘分發(fā)模塊將采樣時鐘及同步信號逐級分發(fā)，假設(shè)一級有源時鐘分發(fā)模塊可輸出N組時鐘及同步信號，采用M級串聯(lián)可實現(xiàn)NM組時鐘及同步信號。實際系統(tǒng)實現(xiàn)中由于每一級時鐘分發(fā)模塊及連接電纜均會引入一定的延時Td±Δt，M級模塊共引入延時M*(Td±Δt)。其中Td為時鐘分發(fā)模塊的平均絕對延時和電纜的固有延時(相對Fs_clk的延時)，Δt為由于模塊制造誤差及所處環(huán)境溫度不同造成的延時誤差和電纜長度的差異造成的延時。

杭州城芯科技有限公司自主研發(fā)的CX3E04/CX3E04N芯片，可以為上述時鐘和同步的分發(fā)系統(tǒng)提供硬件支撐。可極大減小時鐘和同步信號分發(fā)網(wǎng)絡(luò)的設(shè)計和調(diào)試難度。

芯片概述

CX3E04/CX3E04N是一款高性能低電壓低功耗的時鐘分配器，能夠產(chǎn)生最多14路分頻比可配置的超低相位噪聲的同步時鐘，支持LVDS*和CML兩種輸出模式。

CX3E04/CX3E04N可滿足不同應(yīng)用場景的時鐘頻率、同步配置、多通道和低噪聲的要求，并通過多種時鐘管理和分配特性來簡化大規(guī)模陣列板卡的時鐘樹設(shè)計，提供14路低噪聲且可配置的時鐘輸出，可靈活與多種器件連接，包括數(shù)據(jù)轉(zhuǎn)換器、現(xiàn)場可編程門陣列(FPGA)和混頻器本振(LO)。

CX3E04/CX3E04N共有14路時鐘和SYNC通道，各通道可以獨立配置分頻比、延時和輸出模式。每個通道可以獨立配置成CLK通道或者SYNC通道，當(dāng)配置成SYNC輸出模式時，其SYNC信號可以由外部輸入，也可以由內(nèi)部電路產(chǎn)生連續(xù)或者脈沖模式的SYNC信號。

CX3E04/CX3E04N具有多通道和多芯片同步功能，可以根據(jù)內(nèi)部或者外部輸入的SYNC信號對芯片進行同步，可以保證每個通道輸出同步的時鐘信號。

CX3E04/CX3E04N管腳定義及芯片實物如下所示：

圖3 CX3E04/CX3E04N管腳定義及實物

CX3E04為工業(yè)級，CX3E04N為軍品級，器件均為QFN 48pin封裝、封裝尺寸為6mm×6mm，其封裝如下所示：

圖4 CX3E04/CX3E04N芯片封裝圖

器件優(yōu)良特性

CX3E04芯片正是采用了重同步時鐘方案，實現(xiàn)了Sync與采樣時鐘Fs_clk相對相位關(guān)系不隨時鐘網(wǎng)絡(luò)級數(shù)增加而增加，保證了整個數(shù)字相控陣系統(tǒng)同步的可靠性。

CX3E04芯片是一款專門為數(shù)字相控陣系統(tǒng)設(shè)計的時鐘/同步信號分發(fā)芯片，最多可實現(xiàn)14組時鐘信號的分發(fā)，優(yōu)異的相位噪聲性能保證CX3E04芯片可配合任何一款時鐘生成模塊進行時鐘分發(fā)且?guī)缀醪粣夯辔辉肼曅阅堋Ｃ總€輸出通道均可對延時進行獨立配置，用于補償系統(tǒng)延時誤差，延時精度優(yōu)于1.5ps。采樣時鐘對Sync的重采樣功能保證Sync的延時誤差不隨時鐘網(wǎng)絡(luò)級數(shù)的增加而累積，用戶僅需保證單級延時誤差不超過一個采樣時鐘周期即可輕松實現(xiàn)同步。此外，CX3E04采用了低功耗設(shè)計，典型情況下每個通道輸出功耗低于18mW。芯片內(nèi)部系統(tǒng)框圖如下所示：

圖5 CX3E04/CX3E04N芯片系統(tǒng)框圖

其核心特性如下

· 附加時鐘抖動(Additive Jitter)：10fs;

· 低電壓供電：1.3V;

· 低功耗：單個通道電流<15mA;

· 最多提供14路LVDS*或CML模式輸出時鐘：

參考時鐘輸入頻率范圍：10MHz~2GHz;

輸出延時可配置范圍：0~630ps;

輸出延時精度：1.5ps;

輸出級電流可配置范圍：3.2mA~8mA;

14路通道可獨立配置延時、分頻比和輸出模式;

· SYNC扇出功能：

延時可配置0~3個參考時鐘周期;

· SYNC片內(nèi)產(chǎn)生：

連續(xù)模式;

脈沖模式(SPI控制);

脈沖模式(GPI控制);

脈沖模式(SYNC控制);

參考時鐘的1~4096分頻任意配置;

· 輸入管腳：

差分/單端;

片內(nèi)50Ω阻抗匹配;

支持交流和直流耦合;

· 輸出管腳：

支持LVDS*(共模0.65V)和CML模式;

CML模式內(nèi)部集成50Ω匹配電阻;

支持交流和直流耦合;

其相位噪聲典型特性如下

芯片在500MHz輸出情況下，典型相位噪聲測試結(jié)果如下所示：

圖6 CX3E04/CX3E04N相位噪聲測試圖

時鐘與同步信號分發(fā)系統(tǒng)架構(gòu)

CX3E04/CX3E04N芯片支持MASTER和SLAVE 2種工作模式，典型應(yīng)用方案如下所示：

圖7 CX3E04/CX3E04N

典型應(yīng)用方案一

圖8 CX3E04/CX3E04N

典型應(yīng)用方案二

如圖7所示，CX3E04可以用作Master模式，外部輸入CLK時鐘信號，芯片內(nèi)部產(chǎn)生SYNC信號輸出，14路輸出可以最多同時驅(qū)動7顆CX8242K射頻直采收發(fā)芯片或者其他芯片。如圖8所示，CX3E04可以用作Slave模式，外部輸入CLK時鐘信號和SYNC信號，再經(jīng)過14路輸出可以最多同時驅(qū)動7顆CX8242K芯片或者其他芯片。

如圖9 所示，當(dāng)需要大規(guī)模組陣的時候，可以采用CX3E04(配置成Master模式，內(nèi)部產(chǎn)生SYNC信號)驅(qū)動7顆CX3E04(Slave模式)，可給最多49顆CX8242K射頻直采收發(fā)芯片提供采樣時鐘和SYNC信號。以此類推，通過更多CX3E04芯片增加時鐘通道，可以實現(xiàn)更大規(guī)模的陣列系統(tǒng)，且整個陣列系統(tǒng)SYNC信號的延時不累積。

圖9 CX3E04/CX3E04N典型應(yīng)用方案三

審核編輯：湯梓紅