圖 1：Apple M1 SoC 參考：AnandTech

在這種情況下，主要挑戰(zhàn)是：

1.選擇并與多家 IP 供應(yīng)商合作

2.不同的 IP 供應(yīng)商可能有不同的 IP 許可方案，工程師將無(wú)法自由地定制 ISA 和設(shè)計(jì)，因?yàn)樗麄兏敢鉂M足他們的設(shè)計(jì)目標(biāo)。

3.所有專(zhuān)門(mén)的 ISA 都不會(huì)持續(xù)/生存很長(zhǎng)時(shí)間，從而影響長(zhǎng)期產(chǎn)品支持計(jì)劃和路線圖。

4.此外，涉及多個(gè) ISA 和工具鏈的軟件/應(yīng)用程序開(kāi)發(fā)和更新將具有挑戰(zhàn)性。

RISC-V 是一個(gè)相關(guān) ISA 家族：RV32I、RV32E、RV64I、RV128I。

RV32I/ RV32E/ RV64I/RV128I 是什么意思：

RV——RISC-V

32/64/128 – 定義寄存器寬度 [XLEN] 和地址空間

I – 整數(shù)基 ISA

32 個(gè)用于所有基本 ISA 的寄存器

E – 嵌入式：只有 16 個(gè)寄存器的基本 ISA

（1）RISC-V 寄存器：

圖 2：RISC-V 寄存器和 ABI 名稱(chēng)參考：RISC-V 規(guī)范

（2）RISC-V內(nèi)存：

（3）RISC-V 加載存儲(chǔ)架構(gòu)

RISC-V處理器根據(jù)PC中的地址從主存中取/載指令，譯碼32位指令，然后ALU進(jìn)行算術(shù)/邏輯/內(nèi)存讀寫(xiě)操作。ALU 的結(jié)果將存儲(chǔ)回其寄存器或內(nèi)存中。

圖 3：RISC-V 加載存儲(chǔ)架構(gòu)

（4）RISC-V RV32 I 基礎(chǔ) ISA

R-Type：注冊(cè)到注冊(cè)說(shuō)明

I-Type：立即注冊(cè)、加載、JLR、Ecall 和 Ebreak

S型：商店

B型：分支

J型：跳躍和鏈接

U 型：立即加載/添加上層

圖 4：RV32I 基本 ISA 指令格式

（5）用于優(yōu)化 RTL 設(shè)計(jì)的 RISC-V ISA

立即數(shù)總是經(jīng)過(guò)符號(hào)擴(kuò)展，并且通常被打包到指令中最左邊的可用位，并且已被分配以降低硬件復(fù)雜性。尤其是，

• 主要操作碼總是在位 0-6 中。

• 目標(biāo)寄存器（如果存在）始終位于位 7-11 中。

• 第一個(gè)源寄存器（如果存在）始終位于第 15-19 位。

• 第二個(gè)源寄存器（如果存在）始終位于第 20-24 位。

但是為什么立即位會(huì)被打亂呢？想想解碼直接場(chǎng)的物理電路。由于它是硬件實(shí)現(xiàn)，因此這些位將被并行解碼；輸出立即數(shù)中的每一位都有一個(gè)多路復(fù)用器來(lái)選擇它來(lái)自哪個(gè)輸入位。多路復(fù)用器越大，成本越高，速度也越慢。

值得注意的是，只需要主要操作碼（位 0-6）就可以知道如何解碼立即數(shù)，因此立即數(shù)解碼可以與指令其余部分的解碼并行完成。

（6）RV32I 基本 ISA 指令

此處列出了所有 RISC-V ISA 擴(kuò)展：

圖 5：RISC-V ISA 擴(kuò)展

整數(shù) 64 位基本 ISA + 擴(kuò)展：[乘法 + 原子 + SP 浮動(dòng) + DP 浮動(dòng) + 壓縮]

RISC-V 特權(quán)架構(gòu)涵蓋了 RISCV 系統(tǒng)的所有方面，超出了我到目前為止所解釋的非特權(quán) ISA。特權(quán)架構(gòu)包括特權(quán)指令以及運(yùn)行操作系統(tǒng)和連接外部設(shè)備所需的附加功能。

Hypervisor Execution Environment – HEE：RISC-V hypervisor，為來(lái)賓操作系統(tǒng)提供多個(gè)管理級(jí)執(zhí)行環(huán)境。

圖 6：RISC-V 特權(quán)軟件堆棧參考：RISC-V 規(guī)范