高速混合信號IC的設(shè)計(jì)需要深刻的改變，以應(yīng)對其日益增加的復(fù)雜性和性能要求。

傳統(tǒng)的功能分區(qū)和專業(yè)領(lǐng)域（如電路設(shè)計(jì)、布局設(shè)計(jì)和驗(yàn)證）正在迅速模糊。開發(fā)人員跨不同技術(shù)領(lǐng)域的創(chuàng)新能力是關(guān)鍵。這些技術(shù)趨勢的影響不僅限于產(chǎn)品開發(fā)，它們還深刻影響著業(yè)務(wù)戰(zhàn)略。

高速混合信號系統(tǒng)將數(shù)字信號處理、RF（包括微波/毫米波）和有線通信連接起來，創(chuàng)造了技術(shù)和業(yè)務(wù)相關(guān)挑戰(zhàn)的強(qiáng)大組合。這些挑戰(zhàn)是由對普遍訪問高吞吐量數(shù)據(jù)傳輸?shù)男枨罂焖僭鲩L所驅(qū)動的。

5G通信承諾更快，更普遍的連接，支持多種通信標(biāo)準(zhǔn)，同時降低基礎(chǔ)設(shè)施的尺寸和運(yùn)營成本。對更高集成度、低功耗和降低成本的需求都有望加速到一個似乎根本不可能得到減速摩爾定律支持的水平。

摩爾定律的焦點(diǎn)是晶體管密度。但在過去，CMOS縮放也提供了速度提升，使數(shù)字和模擬電路都受益，盡管損害了許多其他關(guān)鍵的模擬特性。然而，更高的數(shù)字密度使ADI公司克服了納米工藝的一些缺陷。

雖然晶體管密度的增加和成本的降低將持續(xù)至少五年左右，但更精細(xì)的光刻節(jié)點(diǎn)的速度改進(jìn)正在大幅減少。數(shù)字電路在擴(kuò)展到16納米及以上時，開關(guān)能量和功率仍將下降，但我們不應(yīng)期望門的運(yùn)行速度比以前的節(jié)點(diǎn)快得多。畢竟，數(shù)字處理器的時鐘速度在大約十年前就已經(jīng)停滯不前，通過并行性實(shí)現(xiàn)了更高的處理速度。

盡管數(shù)字功能的成本持續(xù)下降，但公司仍然面臨前期成本飆升和設(shè)計(jì)復(fù)雜性等財(cái)務(wù)障礙。這些因素正在迅速增加，這決定了工程和商業(yè)選擇。

當(dāng)我們繼續(xù)在比例光刻中構(gòu)建復(fù)雜的系統(tǒng)時，我們必須問，這種回報(bào)是否值得。比以往任何時候都更沒有簡單而廣泛的答案。

正如我們行業(yè)其他轉(zhuǎn)折點(diǎn)的情況一樣，超越根深蒂固的假設(shè)的工程師的獨(dú)創(chuàng)性將是關(guān)鍵。大幅降低功耗，從而減小尺寸和提高集成度的途徑可以概括為三個步驟：

第一步是混合信號和數(shù)據(jù)轉(zhuǎn)換器系統(tǒng)的架構(gòu)創(chuàng)新，包括不同形式的模擬并行性、高階連續(xù)時間循環(huán)和新興的時域轉(zhuǎn)換器。第二步是更多地使用數(shù)字輔助模擬技術(shù)，包括自調(diào)整和校準(zhǔn)、動態(tài)元件匹配和抖動。最后，工程師需要智能地在不同芯片之間劃分功能塊，同時在適當(dāng)?shù)腃MOS節(jié)點(diǎn)以及SiGe、GaAs和GaN等化合物半導(dǎo)體工藝中集成適當(dāng)?shù)募夹g(shù)，以創(chuàng)建高性能模塊和封裝。

通過這種方式，電源管理、RF和混合信號模塊等傳統(tǒng)組件之間的功能界限將變得模糊，從而為更大的協(xié)同設(shè)計(jì)打開大門。企業(yè)高管們請注意：我們不會通過營銷或漸進(jìn)式創(chuàng)新來擺脫這個難題。如果我們要繼續(xù)提供財(cái)務(wù)回報(bào)，我們需要技術(shù)領(lǐng)先來承擔(dān)所需的風(fēng)險(xiǎn)，為下一代混合信號系統(tǒng)的設(shè)計(jì)人員提供支持。

審核編輯：郭婷