■前篇回顧

信號之間的時間關系對數字設計的可靠運行至關重要。對于同步設計，時鐘信號相對于數據信號的時間尤為重要。在上篇中，我們為您詳細介紹了混合信號示波器（MSO）的基礎設置以及解釋在泰克混合示波器上的混合信號顯示。本期，將帶您繼續了解如何輕松確定多個邏輯輸入和時鐘信號之間的時間關系，并了解如何自動確定時鐘與數據時間關系。

消除通道之間的時間偏移

每臺Tektronix MDO或MSO系列示波器都有兼容的邏輯探頭。為了簡化數字測量，示波器會補償邏輯探頭的傳播延遲。因此，不需要進行數字通道探頭的相差校正。

然而，為了更好地進行模擬和數字波形之間的時間關聯測量，重要的是消除模擬到數字的時間偏移。在圖5所示的示例中，為了將模擬通道與數字通道對齊，模擬波形的2V（50%幅度）位置與在2V閾值處發生的數字信號過渡時間對齊。手動調整相差值以將模擬通道對齊到數字通道。此相差校正過程需要對任何其他模擬通道重復進行。

當更換模擬探頭時，應檢查模擬通道的偏移；當測量不同的邏輯系列時，應檢查數字閾值。配置好閾值和偏移后，示波器便可以用于驗證和調試數字電路。

圖6. 觸發器行為示例

圖7. 這個74HCT74觸發器看起來按預期工作

觸發器時間測量

最簡單的同步邏輯器件是觸發器。D輸入的邏輯狀態只有在時鐘上升沿之后（經過D觸發器傳播延遲后）才會出現在Q輸出上。MSO是驗證觸發器工作狀態和調試數字電路的理想工具。

乍一看，如圖7所示，觸發器似乎按預期工作。數據信號在時鐘上升沿之前已經穩定了幾納秒，并且在時鐘邊沿之后保持穩定了幾納秒。從時鐘邊沿到Q輸出的傳播延遲大約是6納秒。

圖8. 74HCT74觸發器上的建立時間違規導致Q輸出未改變

在圖8中，數據信號在時鐘邊沿之前僅300ps發生變化，遠低于15ns 的建立時間規范——這是一個建立時間違規。注意，Q輸出沒有如預期那樣改變狀態。

注意圖8中信號過渡周圍的灰色區域。MSO顯示這些區域以指示與數字采樣率相關的時間不確定性。

圖9. 74HCT74觸發器上的保持時間違規導致Q輸出未改變

圖9顯示了一個數據信號在時鐘邊沿后大約300ps發生變化的實例。這遠低于3ns的保持時間規范——這是一個保持時間違規。再次注意，Q輸出沒有如預期那樣改變狀態。

圖10. 在 74LVCG74觸發器上的自動建立和保持時間違規觸發捕獲了許多錯誤

捕獲建立和保持時間違規

MSO具有一種專門的觸發模式，旨在自動捕獲每個建立和/或保持時間違規。建立和保持時間觸發器測量時鐘信號與數據信號（或某些MSO上的數據信號）之間的時間關系，并在建立時間或保持時間低于規范時捕獲信號。這種功能簡化了調試工作，還可以用于設計的無人值守監控。

在查閱74LVCG74組件數據表后，將建立和保持時間觸發參數分別設置為2納秒和1納秒，以捕獲任何違規情況，如圖10所示。MSO會自動觸發在第一個違反指定參數的輸入條件上。

圖11. 脈沖寬度觸發器在74LS74觸發器的輸出上捕獲到一個窄脈沖故障

在上一個例子中，建立和保持觸發器用于觸發觸發器的輸入。另一種方法是觸發設備輸出的信號錯誤，并捕獲輸入信號進行分析。

在下一個例子中，一個基于74LS74低功耗肖特基TTL 技術的舊設計出現了間歇性錯誤。高電平的最低輸出電壓為2.4V，因此所有高電平輸出信號應至少達到該電壓。該設計基于20MHz時鐘（周期50ns），因此所有輸出脈沖的寬度應至少達到這個周期的一半。

掌握這些信息后，示波器可以快速確定輸出信號是否按預期工作，并在不正常時捕獲輸入和輸出信號。圖11顯示了脈沖寬度觸發器捕獲到的一個窄脈沖故障，即脈沖寬度小于該設計預期的最小脈沖寬度的一半。

圖12. 窄脈沖觸發器輕松捕獲了74LS74觸發器輸出上的低幅度窄脈沖

不僅僅是在觸發器的輸出上出現了間歇性故障

一些故障還表現出低幅度。圖12顯示了一個窄脈沖觸發器捕獲到的低幅度脈沖，這些脈沖不符合組件的規范。

圖13. 在74LVCG74觸發器上的建立時間違規觸發的光標測量

使用這些觸發設置中的任何一個

使用這些觸發設置中的任何一個，您都可以捕獲輸入和輸出信號。圖13顯示了使用光標進行的建立時間測量，清晰地指示了建立時間違規（大約6ns，遠低于20ns的最小值）。

混合信號示波器結合了基本的邏輯分析儀功能和示波器的模擬信號分析功能。Tektronix MSO和MDO系列包括建立和保持時間觸發、脈沖觸發以及高分辨率數字采樣，以便于快速數字調試。