對于現(xiàn)代電子產(chǎn)品來說，從精妙的構(gòu)思到成為實(shí)際的產(chǎn)品，要經(jīng)過成千上萬個步驟，也需要不同團(tuán)隊(duì)之間的合作，根據(jù)產(chǎn)品的復(fù)雜程度不同，團(tuán)隊(duì)的大小也不同，小到幾個人，大到成千上萬人皆有可能。

電子系統(tǒng)的集成主要分為三個層次，芯片、封裝、PCB。

IC傳統(tǒng)封裝PCB

IC先進(jìn)封裝PCB

今天，我們以電子產(chǎn)品為例，結(jié)合這三個層次，對產(chǎn)品研發(fā)過程中的數(shù)據(jù)一致性做一些分析和探討。

現(xiàn)代電子產(chǎn)品的研發(fā)過程一般可以分為三個階段：設(shè)計、仿真、生產(chǎn)，如下圖所示。

設(shè)計就是將設(shè)計者的思想變成可以生產(chǎn)的圖形的過程，仿真則是驗(yàn)證這些圖形是否能夠滿足設(shè)計要求并對此進(jìn)行優(yōu)化，生產(chǎn)則是將圖形制造出來并組合到一起形成實(shí)物，實(shí)現(xiàn)設(shè)計的目的。

以芯片為例，分為設(shè)計、仿真、驗(yàn)證、生產(chǎn)等環(huán)節(jié)，設(shè)計解決的是模型的構(gòu)建，也就是從0到1（從無到有）的問題，仿真和驗(yàn)證對模型進(jìn)行確認(rèn)和優(yōu)化，也就確認(rèn)設(shè)計中的1到底是等于1、大于1還是小于1的問題，并對相應(yīng)的問題進(jìn)行修正，從而以提高芯片一版成功的幾率。

芯片設(shè)計規(guī)模越大，工藝節(jié)點(diǎn)越小，對流片（Tape Out）成功的要求也越高，因此，對仿真驗(yàn)證環(huán)節(jié)的要求也會更高。

由于篇幅關(guān)系，對于芯片這里我們就不展開討論。

對于封裝和PCB來說，其設(shè)計、仿真、生產(chǎn)的流程基本上是一致的，尤其當(dāng)封裝進(jìn)化為SiP和先進(jìn)封裝之后，二者都屬于電子集成技術(shù)，只是實(shí)現(xiàn)的層次不同。封裝中的設(shè)計單元是裸芯片Chip或者Chiplet，而PCB中的設(shè)計單元是封裝好的芯片，是前者集成的產(chǎn)出物。

因此，我們下面的討論中，并不專門區(qū)分封裝和PCB，而統(tǒng)一進(jìn)行設(shè)計、仿真、生產(chǎn)的論述。

早先的產(chǎn)品研發(fā)，仿真環(huán)節(jié)相對比較淡化，設(shè)計完成后往往直接進(jìn)行生產(chǎn)，然后再進(jìn)行調(diào)試，修改，再生產(chǎn)，整個產(chǎn)品研發(fā)周期比較長，需要經(jīng)過多次重復(fù)才能達(dá)到預(yù)期的目的。

隨著設(shè)計復(fù)雜程度的提高，投產(chǎn)一次的成本也日益高漲，設(shè)計-->生產(chǎn)的模式已經(jīng)無法滿足產(chǎn)品的需求。生產(chǎn)之前，沒有經(jīng)過充分且完備的仿真分析，幾乎是不可能做出成功的產(chǎn)品。

這就需要在設(shè)計和生產(chǎn)環(huán)節(jié)之間加入仿真環(huán)節(jié)，并且仿真的重要性日益提高。隨著仿真技術(shù)的發(fā)展和日益成熟，出現(xiàn)了一些新的概念和名詞，例如數(shù)字化樣機(jī)，數(shù)字化雙胞胎、數(shù)字孿生等概念，二者從本質(zhì)上來講都屬于仿真的范疇。由此也可以看出業(yè)界對仿真環(huán)節(jié)的重視。

設(shè)計最終成為產(chǎn)品，生產(chǎn)環(huán)節(jié)至關(guān)重要，設(shè)計的目的就是為了生產(chǎn)，因此，從設(shè)計到生產(chǎn)的數(shù)據(jù)傳遞久經(jīng)考驗(yàn)，是比較成熟穩(wěn)定的，例如芯片從設(shè)計到生產(chǎn)常用的數(shù)據(jù)格式為GDSII，PCB從設(shè)計到生產(chǎn)常用的數(shù)據(jù)格式為Gerber，封裝則較為特殊，從早先傳統(tǒng)封裝的DXF到SiP常用的Gerber再到先進(jìn)封裝常用的GDSII。

對于從設(shè)計到仿真，其數(shù)據(jù)的傳輸方式則更為靈活和多樣化，但其成熟度要稍遜于設(shè)計到生產(chǎn)的數(shù)據(jù)傳遞。

在仿真中，我們將需要仿真的元素分為兩大類：Active 有源類，主要包括各類元器件，Passive 無源類，主要包括互連模型和RLC等無源器件。

對于仿真來說，最重要的就是模型的構(gòu)建。模型可分為器件模型（Devices）和互連模型（Interconnections），器件模型也被稱為主動模型（Active Model），互連模型也被稱為被動模型（Passive Model)，RLC一般也被定義在互連模型中。

嚴(yán)格來說，從芯片到PCB的多級集成中，真正的器件模型只存在于第一個層次的集成中，即芯片中的晶體管模型，其他層次的集成如Interposer, Package、PCB中均為互連模型，如下圖所示。

同時，有一點(diǎn)非常重要，就是：器件模型+互連模型=>新的器件模型，是對本層次的模型化描述，并作為模型應(yīng)用在下一個層次的仿真中。

例如在芯片內(nèi)部，用器件模型來描述晶體管，其他的互連線和RLC都被視為互連模型；到了封裝層次，芯片整體作為一個器件模型，封裝中的互連線，平面層，RLC等被視為互連模型；到了PCB層次，封裝好的SiP或先進(jìn)封裝（里面包含多塊芯片和它們之間的互連）作為器件模型，PCB上的互連線，平面層，RLC等被視為互連模型。

從下圖中，我們可以看出，芯片中的晶體管和互連形成第一級別的模型，再加上Interposer上的互連和Bump形成第二級別的模型，再加上封裝基板上的互連和BGA形成第三級別的模型。

不同級別的分類也可以根據(jù)實(shí)際需求進(jìn)行靈活調(diào)整，例如將Interposer上的互連和封裝基板的互連統(tǒng)一處理，形成芯片和封裝兩級模型。

從上面的描述，針對封裝和PCB，我們可以得出如下結(jié)論：器件模型來源于上一層次的集成，在本層的集成主要是針對互連模型。

下面就是對典型封裝互連模型描述的實(shí)例，分為基板上的布線Layout和鍵合線Bond wire，是通過RLC參數(shù)對不同段的Layout或者Bond wire進(jìn)行描述。

在封裝和PCB的原理圖和版圖設(shè)計中，主要的任務(wù)就是進(jìn)行正確的互連，原理圖根據(jù)器件的功能對其邏輯互連關(guān)系進(jìn)行定義，并傳遞到版圖，版圖依此是對物理互連分層繪制，并通過過孔或者TSV將各層連接起來。

生產(chǎn)則是將版圖的每一個物理層制造出來并組合到一起，使器件的功能正常運(yùn)行并實(shí)現(xiàn)設(shè)計的目標(biāo)，為了保證這個目標(biāo)順利實(shí)現(xiàn)，在生產(chǎn)之前需要進(jìn)行充分的仿真。

從設(shè)計數(shù)據(jù)到仿真數(shù)據(jù)，中間需要經(jīng)過數(shù)據(jù)的傳遞和轉(zhuǎn)換。

對于版圖來說，需要傳遞的數(shù)據(jù)包括版圖層疊結(jié)構(gòu)、每一層的材料、厚度、物理參數(shù)等，隨著設(shè)計復(fù)雜程度的提高，需要傳遞的數(shù)據(jù)愈發(fā)復(fù)雜。

例如，對于剛?cè)峤Y(jié)合板 Rigid-Flex，由于要進(jìn)行多種彎曲，不同的位置厚度和材料會有所不同，因此整個版圖會有會有多個層疊結(jié)構(gòu)和多個區(qū)域，稱為Multi-stackup和Multi-zone再加上Multi-bend，設(shè)計數(shù)據(jù)比較復(fù)雜。

對于Interposer，其互連數(shù)量可能超過10萬+，巨大的數(shù)據(jù)量對設(shè)計和仿真工具都提出了新的要求，有時候讀入數(shù)據(jù)甚至需要數(shù)小時甚至更長的時間，其仿真過程更是需要數(shù)天甚至數(shù)周的時間。

作為設(shè)計工具的下游，仿真工具通常對設(shè)計工具的數(shù)據(jù)有較好的兼容性，多數(shù)仿真工具都可以直接打開設(shè)計文件，并將其轉(zhuǎn)換成自有的格式。

然而，隨著設(shè)計的日益復(fù)雜，能夠正確識別設(shè)計數(shù)據(jù)就成為仿真工具的重大挑戰(zhàn)，例如，設(shè)計工具可以準(zhǔn)確地描述芯片堆疊、腔體、鍵合線，導(dǎo)入仿真工具后，不同的元素可能會出現(xiàn)錯位，設(shè)計工具可以準(zhǔn)確地描述多層疊結(jié)構(gòu)、多區(qū)域、多個彎曲，導(dǎo)入仿真工具后，層疊、區(qū)域、彎曲均可能出現(xiàn)偏差，這些錯位和偏差，輕則導(dǎo)致仿真精確度下降，嚴(yán)重則導(dǎo)致無法仿真。

從二維空間升級到三維空間，對設(shè)計、仿真和生產(chǎn)都帶了挑戰(zhàn)。

早先的EDA設(shè)計工具基本都是平面化的，從頂視圖的角度去瀏覽每一層信息，現(xiàn)在設(shè)計工具逐漸走向3D化。就目前來說EDA工具的設(shè)計界面還是2D的，通常會有一個3D的瀏覽窗口，可以查看詳細(xì)的3D信息。

仿真工具的挑戰(zhàn)主要來源于設(shè)計工具數(shù)據(jù)的復(fù)雜化，因?yàn)樵O(shè)計數(shù)據(jù)變成了3D的，仿真工具需要正確識別這些數(shù)據(jù)并正確解析，包括3D結(jié)構(gòu)、網(wǎng)絡(luò)、端口、材料信息等都需要準(zhǔn)確地從設(shè)計工具傳遞到仿真工具，否則，就需要在仿真工具中做大量的工作補(bǔ)充或者修正這些信息，才能做到仿真數(shù)據(jù)和設(shè)計數(shù)據(jù)的一致性。

同時，仿真算法也需要更新或者重新開發(fā)，以適應(yīng)新的復(fù)雜的3D設(shè)計數(shù)據(jù)。

專注于電路仿真的軟件通常3D功能比較弱，專注于電磁場仿真的軟件3D功能較強(qiáng)，但對數(shù)據(jù)的規(guī)模和復(fù)雜度有一定限制，如果設(shè)計特別復(fù)雜，數(shù)據(jù)規(guī)模大，復(fù)雜度高，設(shè)計數(shù)據(jù)中可能包含了2D2D+2.5D3D4D等多種集成技術(shù)，一般仿真工具很難正確導(dǎo)入，或者需要花費(fèi)很長的時間解析和導(dǎo)入。

目前，很多傳統(tǒng)仿真工具還無法正確識別設(shè)計中的各種三維元素，如多級芯片堆疊，復(fù)雜多層鍵合線，2.5D和3D硅通孔，復(fù)雜基板彎曲等，無法識別正確的設(shè)計模型，更無法進(jìn)行精確的仿真。因此，針對目前復(fù)雜的集成技術(shù)，仿真工具還有很大的發(fā)展空間，這也給新的仿真工具提供了機(jī)會。

設(shè)計構(gòu)建了模型，仿真對模型進(jìn)行了驗(yàn)證和優(yōu)化，使之更加準(zhǔn)確，從在生產(chǎn)環(huán)節(jié)中，將模型具體化，做成產(chǎn)品。

如果設(shè)計、仿真、生產(chǎn)能夠做到數(shù)據(jù)的一致性，則可以在最大程度上保證產(chǎn)品一版成功。這也需要設(shè)計人員、仿真人員，生產(chǎn)人員協(xié)同地工作和努力。

審核編輯 ：李倩