一、I/O 單元的結構：

? I/O PAD 包括壓焊塊，電路，電源線和地線。

? 壓焊塊 PAD 用于金線連接芯片與封裝管座，通常為幾十微米的矩形； 因此，為了防止金線短路， 要求 PAD 之間要有最小距離，具體數值取決于封裝形式 。

? 大部分 I/O PAD 都是以標準單元的結構形式出現，有一套 I/O 庫，和 std cell 一樣，通常具有等高不等寬的形狀。

（有的地方 PAD 是指單獨的壓焊塊，有的地方 PAD 是指整個 I/O 單元； 需注意區分，一般用 Bounding PAD 指前者，PAD 指后者）

1.1 一套基本的 I/O 庫提供以下幾種 I/O PAD

1.給 pad 供電的 pad，例如：PAD_VDD，PAD_VSS；

2.給 core 供電的 pad，例如：VDD，VSS（如果存在多個 VDD domain，還有 AVDD，AVSS 之類的 pad）；

3.模擬信號的 pad，例如 ANIN(analog 的 pad 一般就是一塊鐵片，有的 vendor 推薦用戶可以自己基于要求自己再加上一定的 ESD 保護電路)；

4.數字信號的 pad，一般有 input 和 output 的區別，里面還有包括 level shifter，buffers 之類的數字電路。

1.2 I/O 單元中的電路：

從功能上來講 ，電路部分的作用有幾方面：ESD 保護，level shifter，施密特觸發器，還有提供電源環路等；

對外：提供驅動； 外界的電容相對來說很大，例如一個示波器的探頭電容是 10Pf，僅僅靠芯片內部電路是無法驅動的；

對內：提供內外的隔離和輸入保護功能； 最主要的就是 ESD 保護；

電路又可分為 pre-driver 和 post-drive：

pre-driver 就是 core 電壓部分，一般為低壓 1.0V，一般叫 VDD/VSS；

post-driver 為 pad 上高壓部分，即 3.3V，提供大的驅動能力和 ESD 保護； tsmc 叫 VDDPST/VSSPST，SMIC 叫 VDDH/VSSD；

I/O 上都有兩種高電壓，通過 level shift 實現電壓轉換； 具體的電壓值取決于工藝。

二、簡單介紹幾種數字 I/O 單元

? 輸入 I/O PAD

? 輸出 I/O PAD：倒相輸出，倒相鏈輸出

? 其他 I/O PAD：同相輸出，三態輸出 I/O PAD，開漏輸出單元

? 輸入輸出I/O PAD

2.1 輸入單元：承擔對內部電路的保護

主要目的是 ESD 保護，ESD 保護的基本思想：

1.讓靜電通過一個低阻抗的并聯通道進行放電，同時將 ESD 電壓鉗制在一個足夠低的電平，從而避免金屬互聯線燒毀或者柵氧化層擊穿；

2.輸入保護分為單二極管、電阻結構和雙二極管、電阻結構、還可以利用 PN 結的反向擊穿特性； 3.正向偏置的二極管或者反向偏置的二極管都可以作為 ESD 防護器件；

2.1.2 單二極管+電阻結構的 ESD 保護電路:

瞬態高電壓有可能是正的，也有可能是負的； PN結的陽極 P 區接地，陰極 N 區接內部電路；

如果此時一個來了一個負的高電壓，通過 PN 結直接到地； 如果此時來了一個正的高電壓，PN 結被反向擊穿后形成泄放路徑；

2.1.2 雙二極管+電阻結構的 ESD 保護電路：

負的高電壓通過 D2 泄放，正的高電壓通過 D1 泄放。

隔離環用于防止 latch up； 關于latch up可以參考之前的一篇文章。

2.2 輸出單元

輸出單元的主要作用是提供一定的驅動能力； 此外，還承擔一定的邏輯功能，單元具有一定的可操作性；

主要的輸出單元包括：倒相輸出、同相輸出、三態輸出、以及金屬掩膜編程的輸入輸出單元（不同的控制信號下，既可以做輸入也可以做輸出單元）；

大驅動意味著對外部電路充電速度更快，也就需要大電流；MOS 管的電流方程如下圖：

寬長比就是我們可以很方便操作的東西，大尺寸，也就是大的寬長比的 MOS 管可以提供一個大電流；

對于細長的條柵 MOS 管來說，不僅在柵下存在明顯的寄生電容，同時較長的柵也會引入寄生電阻；將原來的 MOS 管拆分成多個并聯的小的 MOS 管，并且使他們源漏共用，得到最終的版圖；

2.2.1 倒相輸出的 I/O PAD

內部電路通過一級反相器驅動，連接到 PAD 上；

考慮輸出單元的速度時，大尺寸電路的設計需要考慮前級驅動問題。

如果只用一級反相器帶大電容負載，就需要大尺寸的反相器，那么其輸入電容 Cg 很大，內部電路最后一級的負載電容就會很大；因此就算一級反相器可以驅動后面的電路，延遲也會非常大。

反相器內部電阻是 R0，外部負載電容是 CL；

R*C 稱為 RC 時間常數；τ 為一個標準反相器的時間常數；令 Y=CL/C0

那么此時這個一級反相器的時間常數 ttol = R0CL = (CL/C0)R0C0 = Yτ

2.2.2 帶大電容負載時的倒相器鏈驅動結構

采用 N 級倒相器鏈驅動，每一級都比上一級驅動能力大 f 倍：

對于倒相器鏈中的一級來說，下一級驅動能力大 f 倍，意味著輸出電容為原來的 f 倍，電阻變為原來的 f/1；

因此，τ = R0*fCg = fτ

再看后面一級，τ = (R0/f)*(f2Cg) = fτ；

倒相器鏈中每一級的時間常數都是 fτ；

因此，總的倒相器鏈的時間常數為ttol = N*fτ (1)

由于每一級的驅動能力相比前一級放大了 N 倍，N 級就放大了 fN 倍，所以，fN = CL/Cg = Y (2)

由上述兩式可得 ttol = （f/lnf）τlnY

從仿真結果可以看到，并不是任何情況下都適合采用倒相器鏈；并且采用倒相器鏈時，f 也不是越大越好；

2.3 其他 I/O PAD

2.3.1 同相輸出 I/O PAD

“倒相+倒相”，或采用偶數級的倒相器鏈

2.3.2 三態輸出 I/O PAD

類似于三態門； 三態輸出可用于總線上，一條總線上如果掛了 N 個門，不是每個門都可以去用這個總線的，當一個門用的時候其他門必須跟總線斷開；

D 端是數據，C 端是控制信號；

當控制信號為 0 的時候，與非門的輸出為 1；控制信號經過一個反相器，以及一個或非門后輸出為 0；此時，對于 M1 這個 PMOS 和 M2 這個 NMOS 來說都不導通，因此 PAD 和內部電路完全不導通，呈現高阻態；

當控制信號 C=1 時，此時與非門、或非門作用都是一個反相器；

若 D=0，則 M1 不導通，M2 導通，此時輸出 0

若 D=1，則 M1 導通，M2 不導通，此時輸出 1

2.3.3 開漏輸出單元

N 個開漏器件并聯，接一個上拉網絡，可以完成線與的功能；

也就是只有 A1-An 輸出都為 1 的時候，該電路的輸出才為 1；只要 A1-An 其中一個輸出為 0，則電路輸出為 0。

2.4 輸入輸出單元

可編程的輸入輸出單元

直接看這個單元的電路是不完整的，需要靠不同的連線使其變成輸入或者輸出單元；

上方是屬于輸入電路的，二極管提供 ESD 保護，但是還并未和 PAD 連接； 下方是屬于輸出電路； 具體的功能取決于怎么連線；

? 二極管和 PAD 連接； M1 和 M3 的 SD 短接，相當于二極管； B 端 floating，M2 和 M4 不發揮任何作用，此時相當于一個輸入單元；

? 作為輸出單元時的電路圖

更常用的是輸入輸出單元是通過控制信號去切換具體的功能

S/W 和 C 作為控制端

個人覺得，框出來的地方應該寫成：D=0 時，M3 截止，M4 導通，輸出為 0；D=1 時，M3 導通，M4 截止，輸出為 1；

三、關于I/O PAD一些其他基本概念

3.1 I/O PAD 的擺放方式（Inline/ Staggered）：

對于面積有限，單層的 inline pad ring 放不下，可以使用 staggered 的方式，也就是下面右圖里面那種交叉擺放的方式。

對于 Inline 的擺放方式，PAD 之間的最小 pitch 取決于不同的 foundary 和工藝。

對于 Staggered 的擺放方式，inner 和 outer bounding pad 相互交錯，可以擺放更多的 PAD，代價是每一個 PAD 的平均高度增加了。

3.2 Pad Limited 和 Core Limited Design

區別在于是 PAD 還是 Core 區域限制了整個芯片的大小；

對于 Pad Limited Design，PAD 的尺寸更大，數量更多； 可以使用 Staggered 的排列方式或者 Flip Chip 的封裝方式；

3.3 角墊和填充墊

? Corner PAD也是一種physical only cell，作用是連接芯片拐角處兩邊的 I/O PAD，連接襯底及襯底以上的各個層，使 I/O PAD內部的電路形成一個電源地的供電環路，同時也使得襯底連續；

? Filler PAD的作用和 Corner PAD類似，連接兩個相鄰的 I/O PAD的襯底以及金屬層，形成一個電源地環路；

和 Corner PAD一樣，Filler PAD也不是必須的，在打線和封裝能夠實現的情況下，可以將 I/O PAD不留空隙的相鄰放置，當然要保證不會有DRC和LVS的違反。

3.4 I/O PAD 的選擇

最后，關于 I/O PAD 的選擇，Singal Pad 和 Power Pad 數量的計算。