1 模電知識

在這里插入圖片描述

• 電源符號含義

VDD：D=device 表示芯片內部工作電源（一般VDD

VSS：S=series 表示公共連接，通常指電路公共接地端電壓。

• TTL肖特基觸發(fā)器

TTL肖特基觸發(fā)器即為用肖特基管構成的施密特觸發(fā)器，施密特觸發(fā)器利用門閥電壓將引腳模擬信號變成矩形信號，進行轉化為0/1數字信號存入輸入數據寄存器。

• 端口引腳保護二極管

當引腳電壓高于VDD 時，上方的二極管導通，當引腳電壓低于VSS 時，下方的二極管導通，防止不正常電壓引入芯片導致芯片燒毀。（雖有這樣的保護，但不能驅動大功率器件，如直接驅動電機，電機堵轉的反向電流會燒毀芯片）

• 推挽輸出
  

PMOS柵極低電平導通，NMOS柵極高電平導通。一般PMOS源極接VDD，NMOS源極接GND。

MOS管中寄生二極管作用是防止VDD過壓的情況下，燒壞mos管。

推挽電路是兩個參數相同的三極管或MOSFET，以推挽方式存在于電路中，各負責正負半周的波形放大任務，電路工作時，兩只對稱的功率開關管每次只有一個導通，所以導通損耗小、效率高。輸出既可以向負載灌電流，也可以從負載拉取電流。下面分析電路：

當輸入為高電平時，經過反向后輸出到MOS管柵極為低電平，PMOS的SD導通，OUT輸出為高電平VDD；當輸如為低時，NMOS導通，OUT輸出為低電平。當引腳高低電平切換時，兩個管子輪流導通，P 管負責灌電流，N 管負責拉電流，使其負載能力和開關速度都比普通的方式有很大的提高。

• 開漏輸出
  
• 開漏引腳不連接外部的上拉電阻時，只能輸出低電平，如果需要同時具備輸出高電平的功能，則需要接上拉電阻，很好的一個優(yōu)點是通過改變上拉電源的電壓，便可以改變傳輸電平。
• 上拉電阻的阻值決定了邏輯電平轉換的沿的速度 ：阻值越大，速度越低，功耗越小；所以負載電阻的選擇要兼顧功耗和速度。一般會帶來上升沿的延時，因為上升沿是通過外接上拉電路對負載供電，所以若對延時有要求，建議用下降沿輸出。
• 開漏輸出可以實現(xiàn)線與功能，可以將多個開漏輸出的Pin，經上拉電阻連接到一條總線上，實現(xiàn)與邏輯，主要用于IIC、SMBus總線。

線與：當在很多個開漏引腳連在一起時，外接一上拉電阻，如果有一個引腳輸出為邏輯0，相當于短路接地，所以外電路邏輯電平便為0；只有當所有引腳均輸出高阻態(tài)時，才由上拉電阻提供高電平，即為邏輯1。

2 GPIO模塊電路結構

在這里插入圖片描述

2.1 輸入模式

在這里插入圖片描述

1. 輸出驅動器關閉（N/PMOS關閉）
2. 施密特觸發(fā)器打開，可以獲取引腳狀態(tài)
3. 通過寄存器使能上/下拉電阻配置輸入模式下的三種狀態(tài)
4. 出現(xiàn)在I/O腳上的數據在每個APB2時鐘被采樣到輸入數據寄存器
5. 引腳電平狀態(tài)將存入輸入數據寄存器

• 浮空輸入：上下拉電阻全斷開
  
• 上拉輸入：上拉電阻打開，下拉電阻關閉
  
• 下拉輸入：下拉電阻打開，上拉電阻關閉
  

注意 ：

• 設計按鍵電路時可以利用芯片內部弱上拉和下拉電阻，這樣省去了外接的電阻。
• 浮空輸入狀態(tài)下，IO的電平狀態(tài)是不確定的，完全由外部輸入決定。

2.2 輸出模式

在這里插入圖片描述

1. 輸出驅動器打開
2. 施密特觸發(fā)器打開
3. 弱上拉和下拉電阻被禁止
4. 在每個APB2時鐘周期，出現(xiàn)在I/O腳上的數據被采樣到輸入數據寄存器
5. 在開漏模式時，對輸入數據寄存器的讀訪問可得到I/O狀態(tài)；在推挽式模式時，對輸出數據寄存器的讀訪問得到最后一次寫的值。

• 通用推挽輸出：
  
• 當輸出數據寄存器相應位為1時，同相端輸出為1，但經過反相器（小圓圈）后，到PMOS柵極輸出為0，反相端反相后輸出為1，此時PMOS導通；NMOS截止，引腳輸出高電平。（ 推-灌電流 ）
• 當輸出數據寄存器相應位為0時，PMOS截止，NMOS導通，引腳輸出低電平。（ 挽-拉電流 ）

• 通用開漏輸出：
  
  開漏輸出時，PMOS關閉（輸出數據寄存器的1將端口置于 高阻態(tài) ），只有NMOS工作，但是此時只能輸出低電平，要輸出高電平必須外加上拉電阻。

上圖為加了上拉電阻的開漏輸出（需用戶外接）：當輸出數據寄存器相應位為1時，反相端輸出0，此時NMOS截止，由外加的上拉電阻提供高電平。當輸出數據寄存器相應位為0時，NMOS導通，引腳輸出低電平。