IEC 61967-4標(biāo)準(zhǔn)中的1Ω/150Ω直接耦合法

大家好！我是ROHM的稻垣。

在第17篇中，我想介紹一下電磁兼容性（EMC）的計(jì)算方法和仿真中最基本的傳導(dǎo)發(fā)射（CE： Conducted Emission）的試行計(jì)算方法。它與半導(dǎo)體集成電路（LSI）的電磁兼容性（EMC）特性息息相關(guān)，即“IEC 61967-4標(biāo)準(zhǔn)1Ω/150Ω直接耦合法”。

作為電磁兼容性（EMC）的國(guó)際標(biāo)準(zhǔn)，主要適用IEC標(biāo)準(zhǔn)、CISPR標(biāo)準(zhǔn)和ISO標(biāo)準(zhǔn)。
IEC是指國(guó)際電工委員會(huì)（IEC：International Electrotechnical Commission），上述的“1Ω/150Ω直接耦合法”也被稱為“VDE法”。
該方法是通過(guò)在半導(dǎo)體集成電路的接地端口連接相當(dāng)于1Ω電阻的網(wǎng)絡(luò)，在電源端口及信號(hào)端口等端口連接相當(dāng)于150Ω電阻的網(wǎng)絡(luò)，并且測(cè)量其頻譜。但是，請(qǐng)注意，在電源電流較大的半導(dǎo)體集成電路（LSI）中，接地引腳處的1Ω電阻兩端產(chǎn)生的電壓會(huì)變大，如果影響到基本運(yùn)行，則不適合這種方法。有電磁干擾（發(fā)射）相關(guān)的限值，如果不在相應(yīng)值范圍內(nèi)，就不符合標(biāo)準(zhǔn)。本來(lái)IEC等標(biāo)準(zhǔn)中就規(guī)定了相應(yīng)的測(cè)試方法，因此作為參考示例提供了限值。但是在一般的運(yùn)用中，限值會(huì)被視為標(biāo)準(zhǔn)值。
現(xiàn)在讓我們繼續(xù)EMC計(jì)算方法和EMC仿真的話題。如前所述，IEC 61967-4標(biāo)準(zhǔn)中規(guī)定了從電磁兼容性（EMC）角度是對(duì)于半導(dǎo)體集成電路（LSI）的電源電流和信號(hào)電流進(jìn)行測(cè)量的簡(jiǎn)單方法，計(jì)算步驟如下：

① 對(duì)半導(dǎo)體集成電路（LSI）的電源電流進(jìn)行瞬態(tài)分析 （Transient Analysis），創(chuàng)建穩(wěn)定的1個(gè)周期的PWL（Piecewise Linear）波形。這就是之前的第16篇中提到的IA模型（Internal Activity Model）和電磁干擾（EMI）模型。

② 設(shè)置這個(gè)電流的PWL波形的重復(fù)值，連接規(guī)定的網(wǎng)絡(luò)（150Ω測(cè)試法為120Ω+6.8nF+51Ω等），進(jìn)行瞬態(tài)分析，然后進(jìn)行快速傅里葉變換（FFT）。

③ 進(jìn)行單位換算（dBμV）后，與標(biāo)準(zhǔn)中的限值一并體現(xiàn)在圖表中，據(jù)此判斷是否符合標(biāo)準(zhǔn)。

經(jīng)過(guò)這種程度的計(jì)算處理后，我認(rèn)為就可以將其創(chuàng)建為可在電路分析工具中使用的腳本或宏，并完成自動(dòng)計(jì)算了。
另外，在進(jìn)行測(cè)試時(shí)，由于會(huì)連接頻譜分析儀，因此需要再連接其輸入阻抗50Ω后進(jìn)行計(jì)算（請(qǐng)注意，這里容易出錯(cuò)?。?。
如果符合標(biāo)準(zhǔn)，就“可喜可賀”，但如果不符合標(biāo)準(zhǔn)，就需要采取一些措施了，比如：改善①、即選擇運(yùn)行模式或重新設(shè)計(jì)硅片，更改②中取決于產(chǎn)品的去耦電容（CD）的種類或更改相關(guān)的值。
這次介紹的計(jì)算方法是可以通過(guò)電路分析工具嘗試的方法，不需要實(shí)測(cè)值，使用簡(jiǎn)單的宏或腳本即可自動(dòng)執(zhí)行計(jì)算，符合IEC 62433標(biāo)準(zhǔn)，未使用數(shù)據(jù)同化，未使用降噪技術(shù)。下圖是測(cè)試和計(jì)算用的參考圖。

IEC 61967-4標(biāo)準(zhǔn)1Ω直接耦合法的測(cè)試電路/計(jì)算電路示例
(LBAN1=5uH，CD1:取決于產(chǎn)品)
(出處：Generic_IC_EMC_Test_Specification_2.1_180713_ZVEI.pdf)

IEC 61967-4標(biāo)準(zhǔn)150Ω直接耦合法的測(cè)試電路/計(jì)算電路示例
(R1=120Ω, C1=6.8nF, R2=51Ω, LBAN1=5uH, CD1:取決于產(chǎn)品， RBAN1:open, CBAN1:open)
(出處：Generic_IC_EMC_Test_Specification_2.1_180713_ZVEI.pdf)

感謝您閱讀本文。

＜書籍參考頁(yè)碼＞
《LSI的EMC設(shè)計(jì)》，科學(xué)信息出版株式會(huì)社，2018年2月第一版，ISBN978-4-904774-68-7。

IEC 61967-4標(biāo)準(zhǔn)簡(jiǎn)介：第2章半導(dǎo)體集成電路的工作和電磁兼容性特性p.41～

傳導(dǎo)發(fā)射（CE）仿真簡(jiǎn)介：第6章通過(guò)現(xiàn)象驗(yàn)證半導(dǎo)體集成電路的電磁兼容性（2）p.150～

審核編輯黃宇