本應用筆記介紹了三種跟蹤電源軌之間電壓的方法。特色電路也是最簡單的方法，采用MAX6819電源排序器，執(zhí)行開環(huán)電壓跟蹤。

現(xiàn)代微控制器、DSP 和 ASIC 需要多個電源電壓才能正常工作。憑借更高的速度和更好的處理能力，這些器件的電壓和制造幾何尺寸已縮小，以最大限度地降低功耗和芯片空間。因此，如果電源軌之間的差分電壓的絕對值在上電或斷電期間超過規(guī)定的容差，則許多數(shù)字IC容易受到內部擊穿的影響。由此產生的應力會立即損壞 IC，或者會一直潛伏到以后，從而引入可靠性問題。

各種電壓跟蹤技術可以消除這個問題。例如，系統(tǒng)可以通過測量和主動匹配每個電源軌的電壓與時間曲線來控制電源的跟蹤（圖 1a）。在另一種閉環(huán)方法中，并聯(lián)架構（圖1b）在上電和斷電期間暫時將電源軌短路在一起。分流方法可減少正常工作期間 MOSFET 兩端的功率損耗，當 MOSFET 處于關斷狀態(tài)時。

圖 1a.這種電壓跟蹤架構控制獨立 DC-DC 穩(wěn)壓器的反饋。注意： 這些端子的名稱以及控制塊調整輸出電壓的方式取決于電源內部的電路。

圖 1b.這種用于電壓跟蹤的閉環(huán)分流架構可降低功率損耗。MAX5035 DC-DC轉換器用作跟蹤控制器。

在某些情況下，更簡單的開環(huán)跟蹤器可能就足夠了。電源排序器電路（IC1，圖6819中的MAX2）可以配置為執(zhí)行電壓跟蹤功能。與閉環(huán)方法不同，這種方法不會使電源軌短路，也不需要控制DC-DC穩(wěn)壓器的反饋環(huán)路。

圖2.電壓排序器（MAX6819）通過同時控制n溝道MOSFET來強制跟蹤內核和I/O電壓。

當 MOSFET 關斷時，內核和 I/O 電源電壓關斷（圖 2）。然后，當SETV監(jiān)控的電壓超過其閾值時，內部電荷泵產生一個電壓（GATE輸出），同時增強n溝道MOSFET的柵極。如果這兩個開關的漏極電壓相距在幾伏以內，并且漏極電流不太相差，則 VI/O和 V核心隨著公共柵極電壓的升高，電壓一起上升（圖 3）。電源軌之間的差值約為200mV，這是由所用FET的柵極導通電壓略有差異引起的。為了增加斜坡時間，可以在GATE輸出端增加一個小電容（C選擇） 以降低壓擺率。

圖3.這張示波器照片說明了V的跟蹤I/O（上跡線）和 V核心在圖2的電路中，其中VI/O= 3.3V， V核心= 1.8V，兩個負載均調節(jié)至1A。

圖2電路還可以監(jiān)視電源電壓。如果 3.3V 電源軌降至約 2V 以下，或者 1.8V 電源軌低于 R1/R2 分壓器設定的門限，則 GATE 輸出變?yōu)榈碗娖讲㈥P斷兩個 MOSFET。電阻R1和R2確定實際關斷電平。（顯示的值監(jiān)視1.8V電源軌。您可以通過使能輸入（EN）拉低來關閉電路。

作為獎勵，電路在響應短路負載后自動“重試”。如果短路出現(xiàn)在虛線的右側（圖2中的“A”），則其中一個或兩個電源的崩潰會打開開關，并將兩個負載與電源電壓斷開。先前短路的電源軌返回，MAX200內置6819ms延遲再次閉合開關，在延遲后測試負載。此負載測試以 200ms 的間隔持續(xù)進行，直到短路消失或電源關閉。

審核編輯：郭婷