Umesh Jayamohan

當今的射頻模數轉換器（RF ADC）在采樣速率和可用帶寬方面取得了長足的進步。它們還包含更多的數字處理，并且在電源方面增加了復雜性。話雖如此，為什么當今的RF ADC中有這么多不同的電源軌和域？

要了解電源域和電源的激增，我們需要沿著ADC的歷史軌跡走一趟。在ADC只是ADC的時代，采樣速度較慢（10MHz），數字內容量很小甚至不存在。電路的數字部分主要涉及弄清楚如何將位傳輸到數字接收邏輯——專用集成電路（ASIC）或現場可編程門陣列（FPGA）。用于制造這些電路的工藝節點是更高的幾何形狀，大約 180 nm 或更大。您可以從單個電壓軌（1.8 V）和兩個不同的域（分別用于模擬和數字域的AVDD和DVDD）中獲得足夠的性能。

隨著硅加工技術的改進，晶體管的幾何形狀減小，這意味著每毫米可以封裝更多的晶體管（換句話說，功能）2.但是，預計ADC仍有望實現與上一代ADC相同（或更好）的性能。現在，ADC的設計采用了多方面的方法，其中：

必須提高采樣速度和模擬帶寬

性能必須與上一代相同或更好

有更多的片上數字處理來輔助數字接收邏輯

讓我們進一步討論這些特性中的每一個，以及它們如何對硅設計構成挑戰。

對速度的需求

在CMOS技術中，最流行的更快（帶寬）的方法是更小（晶體管幾何形狀）。使用幾何形狀更精細的CMOS晶體管可以減少寄生效應，這有助于提高晶體管的速度。更快的晶體管意味著更寬的帶寬。數字電路中的功率與開關速度有直接關系，但與電源電壓呈平方關系。這由下面的等式顯示：

哪里：

P為功耗

C勞工處是負載電容

V 為電源電壓

f西 南部是開關頻率

采用更精細的幾何形狀使電路設計人員能夠實現更快的電路，同時保持與上一代產品相同的每MHz每個晶體管的功率。以AD9680和AD9695為例，它們分別采用65 nm和28 nm CMOS技術設計。在1.25 GSPS和1.3 GSPS時，AD9680和AD9695的燃燒功率分別為3.7 W和1.6 W。這表明，對于相同的架構，無論給予還是接受，相同的電路在28 nm工藝上消耗的功率約為65 nm工藝的一半。由此推論，您可以在 28 nm 工藝上以兩倍的速度運行相同的電路，就像在 65 nm 下運行相同的功率一樣。AD9208很好地說明了這一點。

凈空就是一切

雖然對更寬帶寬采樣的需求使得有必要轉向更精細的幾何結構，但對數據轉換器性能（如噪聲和線性度）的期望仍然存在。這對模擬設計提出了獨特的挑戰。采用更小的幾何形狀的意外副作用是電源電壓的降低。這大大降低了開發模擬電路所需的裕量，這些電路需要在高采樣速率下工作并保持相同的噪聲/線性度性能。為了規避這一限制，電路設計有不同的電壓軌，以提供所需的噪聲和線性度性能。例如，在AD9208中，0.975 V電源為需要快速開關的電路供電。這包括比較器和其他相關電路，以及數字和驅動器輸出。1.9 V電源為基準電壓源和其他偏置電路供電。2.5 V電源為輸入緩沖器供電，這需要高裕量才能在高模擬頻率下工作。緩沖器不必采用2.5 V電源;它也可以在1.9 V電壓下工作。電壓軌的降低將導致線性度性能下降。對于數字電路，不需要動態余量，因為最重要的參數是速度。因此，數字電路通常以最低電源電壓運行，以利用CMOS開關速度和功耗。這在新一代ADC中很明顯，其中最低電壓軌低至0.975 V.下表1顯示了各代ADC的一些常見ADC。

隔離是關鍵

隨著向深亞微米技術和高速開關電路的轉變，功能的集成水平也得到了提高。以AD9467和AD9208為例。AD9467采用180 nm BiCMOS工藝，而AD9208采用28 nm CMOS工藝。當然，AD9467的噪聲密度約為–157 dBFS/Hz，而AD9208的噪聲密度約為–152 dBFS/Hz。但是，如果要做一個簡單的數據手冊練習，將總功耗（每通道）除以分辨率和采樣速率，則可以看到AD9467的功耗約為330 μW/位/MSPS，而AD9208僅消耗40 μW/位/MSPS。與AD9467相比，AD9208具有更高的采樣速率（3 GSPS與250 MSPS）、更高的輸入帶寬（9 GHz對0.9 GHz），以及更多的數字功能。AD9208完成所有這些工作，功耗約為1/8千每比特的功率，每個MSPS。每比特功耗、每MSPS功耗不是行業標準指標，在本例中用于指出在ADC設計中使用較小幾何尺寸工藝的優勢。當您的超快電路在非常接近的地方運行時，各個模塊之間總是存在耦合或顫振的風險。為了改善隔離，設計人員必須考慮各種耦合機制。最明顯的機制是通過共享電源域。如果域盡可能遠離電路，則可以最大限度地降低數字電路與共享相同電壓軌（AD0中為975.9208 V）的模擬對應電路抖動的可能性。在硅中，電源已經分開，接地也是如此。該封裝旨在始終延續這種隔離的電源域處理。這導致封裝顯示電源域和電源軌激增，如表2所示，以AD9208為例。

AD9208各種域的引腳排列圖如圖1所示。

圖1.AD9208引腳配置（俯視圖）。

這可能會讓系統設計人員感到相當驚愕。乍一看，數據手冊給人的印象是，需要單獨處理這些域以優化系統性能。

難道看不到盡頭嗎？

情況并不像看起來那么可怕。數據手冊的目的只是提醒人們注意各種敏感域，以便系統設計人員能夠關注PDN（供電網絡）設計并對其進行適當分區。共享同一電源軌的大多數電源域和接地域都可以組合，從而簡化PDN。這導致簡化的BOM（物料清單）和布局。根據設計限制，圖9208和圖2顯示了兩種設計AD3PDN的方法。

圖2.顯示DC-DC轉換器和LDO的PDNAD9208

圖3.AD9208 PDN顯示了為所有域供電的DC-DC轉換器。

通過充分的濾波和布局分離，可以對各種域進行布局，從而最大限度地提高ADC的性能，同時降低BOM和PDN的復雜性。對各種接地域的開爾文連接方法也將改善隔離。從網表的角度來看，仍然只有一個GND網絡。該板可以分區到不同的接地域，以提供足夠的隔離。AD9208-3000EBZ是AD9208的評估板，對各種接地進行分區，以便在第9層建立開爾文連接。AD9208-3000EBZ是一個10層PCB（印刷電路板），顯示了各種GND連接，其橫截面如圖4所示。

圖4.AD9208—AD3000下的9208 EBZ PCB橫截面。

所以，這不是世界末日，不是嗎？

絕對不行。AD9208的數據手冊顯示了所有這些域，并不意味著它們必須在系統板上全部分開。了解系統性能目標和ADC目標性能將大大有助于優化ADC的PDN。在電路板上使用智能分區以減少不必要的接地環路是將各種域之間的串擾降至最低的關鍵。在適用的情況下共享電源域，但請記住隔離要求將簡化 PDN 和 BOM。

審核編輯：郭婷