Buck電路的Layout設(shè)計與EMI
**1. Buck Layout注意事項
**
① 輸入電容就近放在芯片的輸入Vin和功率地PGND，減少寄生電感的存在，因為輸入電流不連續(xù)，寄生電感引起的噪聲對芯片的耐壓以及邏輯單元造成不良影響；
**② 功率回路盡可能的短粗，保持較小的環(huán)路面積，較少噪聲的發(fā)射；
**
③ SW點是噪聲源，保證電流的同時保持盡量小的面積，遠(yuǎn)離敏感的易受干擾的位置；
④ VCC電容應(yīng)就近放置在芯片的VCC管腳和芯片的信號地之間，盡量在一層，沒有過孔對于信號地（AGND）和功率地PGND在一個管腳的芯片，同樣就近和該管腳連接；
⑤ FB是芯片最敏感，最容易受干擾的部分，是引起系統(tǒng)不穩(wěn)定的最常見原因。
2. DCDC的噪聲來源
a. BUCK電路EMI的主要來源：高頻電流環(huán)路和電壓跳變
b. 環(huán)路天線原理：噪聲分量和電流大小，環(huán)路面積和頻率成正比，和距離成反比
3. DCDC的噪聲抑制辦法
a. 減慢開關(guān)速度，主要和上升時間Tr有關(guān)；
b. 減小高頻環(huán)路面積，增加Vin和GND電容可以減少高頻環(huán)路的電流；
c. 減小開關(guān)節(jié)點面積，降低容性耦合。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
芯片
+關(guān)注
關(guān)注
459文章
52253瀏覽量
437007 -
信號
+關(guān)注
關(guān)注
11文章
2844瀏覽量
77954 -
管腳
+關(guān)注
關(guān)注
1文章
230瀏覽量
32610 -
Vcc
+關(guān)注
關(guān)注
2文章
307瀏覽量
37321
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
BUCK面臨的挑戰(zhàn)：EMI問題及對應(yīng)的優(yōu)化方案
在汽車應(yīng)用，BUCK設(shè)計中要實現(xiàn)良好的EMI性能極具挑戰(zhàn)又很昂貴。原因在于高頻的BUCK越來越流行，而EMI的標(biāo)準(zhǔn)也越來越嚴(yán)格。開關(guān)頻率越高，可以減少設(shè)計中的電感值從而降低器件成本、也
pcb layout必須要了解EMI的三要素
只有先了解才有可能去避免它，減少它在電路中的危害。EMC電磁兼容是pcb layout必須的一課。不知道如何減少EMI，那么這樣做pcb layout是沒有很大價值的
發(fā)表于 11-23 10:20
?6496次閱讀
Buck電路中PCB layout布局設(shè)計和注意事項
在DCDC電源電路中，PCB的布局對電路功能的實現(xiàn)和良好的各項指標(biāo)來說都十分重要。今天我們以Buck電路為例，分析如何進行合理PCB layout
DCDC BUCK通過加RC Snubber解決EMI輻射超標(biāo)的仿真和實測數(shù)據(jù)分析
。能產(chǎn)生對外干擾的信號有多種，比如時鐘信號、電源噪聲、開關(guān)噪聲、射頻諧波和雜波輻射等等。本文通過實例介紹一個DCDC Buck電路的EMI測試超標(biāo)的解決方案。如下圖，為一個BUCK
發(fā)表于 04-27 15:44
如何從EMI角度看PCB layout 法規(guī)
` 如何從EMI角度看PCB layout 法規(guī)如何從EMI角度看PCB Layout 法則有以下幾個重點Point 1: 先了解導(dǎo)線或傳輸線的幅射或天線效應(yīng) 對應(yīng)國際法規(guī)
發(fā)表于 02-19 18:36
【技術(shù)探討】BUCK電路設(shè)計技術(shù)要點
layout注意事項最后，總結(jié)BUCK電路DC-DC芯片外置Mosfet與內(nèi)置Mosfet優(yōu)缺點；與LDO優(yōu)缺點、BUCK DC-DC芯片選型，歡迎與大家探討`
發(fā)表于 12-10 13:53
buck電路電感值如何選取
設(shè)計，比如下面這家的。這是國外某款buck芯片，左側(cè)是輸入的設(shè)計指標(biāo)，右側(cè)是參考電路輸出，當(dāng)然除了原理圖之外還有其他很多參數(shù)，動態(tài)響應(yīng)、效率、BOM、參考layout等等。 從圖中我們可以看出，當(dāng)
發(fā)表于 03-23 17:10
開源硬件-PMP11052.1-面向 Fly-buck 的 EMI 優(yōu)化布局設(shè)計 PCB layout 設(shè)計
此參考設(shè)計 (PMP11052) 演示了 Fly-buck 設(shè)計的 EMI 性能改進，其中對所有高 di/dt 環(huán)路的布局進行了優(yōu)化，并將該布局與另一個類似降壓轉(zhuǎn)換器布局的布局進行比較。
發(fā)表于 08-28 11:47
?0次下載
SPS Layout學(xué)習(xí)筆記
SPS Layout學(xué)習(xí)筆記
EMI and Layout Foundamentals for Switch-Mode Supply1． EMI分Conducted
發(fā)表于 06-07 16:12
?0次下載
buck電路是什么意思_buck電路簡介
BUCK電路的定義 BUCK電路是一種降壓斬波器，降壓變換器輸出電壓平均值Uo總是小于輸出電壓UD。 通常電感中的電流是否連續(xù)，取決于開關(guān)頻率、濾波電感L和電容C的數(shù)值。
發(fā)表于 11-29 15:13
?16.1w次閱讀
如何在PCB的Layout階段，充分應(yīng)用改善技巧抑制EMI噪訊的強度
EMI主要發(fā)生源之一亦即印刷電路板(PrintedCircuit Board，以下簡稱為PCB)的設(shè)計，自古以來一直受到設(shè)計者高度重視，尤其是PCB Layout階段，若能夠?qū)?b class='flag-5'>EMI問
BUCK電路的EMI抑制方案
引言：傳導(dǎo)電磁干擾指通過導(dǎo)體進行傳播從而干擾其他系統(tǒng)的電磁干擾，任何導(dǎo)體如導(dǎo)線、電感、電容都是傳播傳導(dǎo)干擾的通道。對于開關(guān)電源，Buck的輸入、Boost的輸出、Buck-Boost的輸入和輸出
PMP30930.1-EMI 優(yōu)化型降壓 PCB layout 設(shè)計
電子發(fā)燒友網(wǎng)站提供《PMP30930.1-EMI 優(yōu)化型降壓 PCB layout 設(shè)計.pdf》資料免費下載
發(fā)表于 05-20 14:29
?0次下載
buck電路的拓?fù)浣Y(jié)構(gòu) buck電路臨界條件怎么來的
Buck電路作為一種常見的降壓電路，其拓?fù)浣Y(jié)構(gòu)十分重要。本文將詳細(xì)介紹Buck電路的拓?fù)浣Y(jié)構(gòu)，并深入討論了
工商網(wǎng)監(jiān)
評論