前言

在模擬集成電路中，常通過兩種方式實(shí)現(xiàn)高增益運(yùn)放，即增益提高運(yùn)放(Gain-Boosted)和兩級(jí)運(yùn)放。相比兩級(jí)運(yùn)放，增益提高運(yùn)放的優(yōu)點(diǎn)為其仍然是一個(gè)單級(jí)運(yùn)放（單極點(diǎn)運(yùn)放），因此更容易在高增益的同時(shí)實(shí)現(xiàn)高帶寬。但是相比兩級(jí)運(yùn)放其也具有明顯的缺點(diǎn)，即增益提高運(yùn)放是在cascode基礎(chǔ)上實(shí)現(xiàn)，晶體管級(jí)聯(lián)的方式?jīng)Q定了它的輸出擺幅是不如兩級(jí)運(yùn)放的。雖然如此，在一些對(duì)輸出擺幅要求不高，或者電源電壓范圍比較大的情況下，增益提高運(yùn)放仍然具有顯著的優(yōu)勢(shì)。

增益提高運(yùn)放通過輔助運(yùn)放實(shí)現(xiàn)增益提高，而輔助運(yùn)放的頻率響應(yīng)無疑會(huì)影響運(yùn)放的整體頻率響應(yīng)。如何設(shè)置輔助運(yùn)放的帶寬，以使得增益提高運(yùn)放的單極點(diǎn)特性不被影響，是一個(gè)需要著重考慮的問題。

這是一篇發(fā)表于1991年的論文，礙于30年前電腦繪圖工具的缺失，文中當(dāng)年大佬們手繪的圖在現(xiàn)在看起來有些復(fù)古且不清晰。本著完美主義的想法，筆者將需要用的圖進(jìn)行了重繪，因此本文可以認(rèn)為是該論文的“高清漢化重置版”。當(dāng)然，受限于筆者個(gè)人能力的不足，漢化過程中若有偏差，請(qǐng)讀者多多諒解并指正。

變量說明

本文所用到的變量及其含義說明如下表所示：

頻率響應(yīng)對(duì)輔助運(yùn)放帶寬的要求

圖1 增益提高運(yùn)放簡圖

圖1給出了一個(gè)簡單的增益提高運(yùn)放電路圖，本文將以該運(yùn)放作為對(duì)象進(jìn)行分析，更為復(fù)雜的情況，如全差分，折疊共源共柵等本質(zhì)上和圖1所面對(duì)的情況是一致的。

圖2 增益提高運(yùn)放，輔助運(yùn)放，原運(yùn)放增益-頻率波特圖

如圖2為增益提高運(yùn)放增益，輔助運(yùn)放增益，原運(yùn)放增益三者的波特圖。

首先從圖2可以得到一個(gè)結(jié)論：相對(duì)總運(yùn)放的單位增益頻率，輔助運(yùn)放不需要太快（即ω4不需要超過ω 5 ），即可不影響總運(yùn)放的一階滾降特性。

圖2中，在DC處，增益所提高的值A(chǔ) tot /Aorig約為[1+A add (0)]。在頻率ω>ω1時(shí)，輸出阻抗主要由負(fù)載電容CLoad決定(電容阻抗小于輸出電阻的阻抗)，從而產(chǎn)生A add (ω)的一階滾降特性。因此，輔助運(yùn)放一階滾降特性開始出現(xiàn)的點(diǎn)需要晚于ω1以不影響總運(yùn)放的滾降特性，即ω2要滿足ω 2 >ω 1 ,這等效于輔助運(yùn)放的單位增益頻率ω4要大于原運(yùn)放的3dB帶寬ω 3 。需要注意的是，總運(yùn)放和原運(yùn)放具有相同的單位增益頻率。

上述分析表明為了得到總運(yùn)放的一階滾降效果，輔助運(yùn)放不需要太快。因此，相比原運(yùn)放，輔助運(yùn)放可以采用更小的柵寬和柵長以及更低的電流。此外，如圖1所示，輔助運(yùn)放和M2形成了一個(gè)閉環(huán)，如果輔助運(yùn)放太快，會(huì)引起環(huán)路不穩(wěn)定問題。在該環(huán)路中，存在兩個(gè)極點(diǎn)，一個(gè)為輔助運(yùn)放的主極點(diǎn)，另外一個(gè)出現(xiàn)在晶體管M2的源極，同時(shí)該極點(diǎn)也是主運(yùn)放的第二個(gè)極點(diǎn)：ω 6 。因此為了這個(gè)環(huán)路的穩(wěn)定性考慮，需要將輔助運(yùn)放的單位增益頻率設(shè)置得低于ω 6 。綜上，輔助運(yùn)放單位增益頻率ω4的安全范圍可以表示為式(1):

階躍響應(yīng)的建立過程對(duì)輔助運(yùn)放帶寬的要求

本小節(jié)對(duì)增益提高運(yùn)放階躍響應(yīng)的建立過程進(jìn)行分析。首先還是給出一個(gè)原論文中的重要結(jié)論：相比頻率響應(yīng)中的一階滾降特性，單極點(diǎn)建立的表現(xiàn)需要輔助運(yùn)放具有更高的單位增益頻率。

造成該結(jié)果的原因是因?yàn)槌霈F(xiàn)了緊密但有間隔的零極點(diǎn)對(duì)(doublet)。

圖3 增益提高運(yùn)放中各種阻抗(歸一化)頻率波特圖

圖3給出了增益提高運(yùn)放中各種阻抗隨著頻率變化的波特圖,并對(duì)各種阻抗進(jìn)行了歸一化處理。

增益提高技術(shù)將輸出電阻Zout提高了約[1+A add ]倍。輔助運(yùn)放的增益Aadd在大于ω2后以-20dB/dec的斜率下降。當(dāng)頻率高于ω4后，Aadd小于1，這時(shí)輸出電阻變?yōu)闆]有增益提高時(shí)的原運(yùn)放輸出電阻Z orig ，如圖3所示。圖3還給出了負(fù)載電容形成的阻抗Zload以及其和運(yùn)放輸出電阻并聯(lián)形成的總阻抗Z tot 。仔細(xì)觀察圖3可以發(fā)現(xiàn)零極點(diǎn)對(duì)(doublet)出現(xiàn)在Ztot曲線的ω4處。

圖3中，我們可以看到零極點(diǎn)對(duì)的出現(xiàn)主要是由于總阻抗Ztot在ω4之前出現(xiàn)兩個(gè)拐點(diǎn)，且在ω4之前，Ztot的值偏離Zload與Zout的并聯(lián)值。這是因?yàn)?，使用輔助運(yùn)放后，輔助運(yùn)放的極點(diǎn)ω2出現(xiàn)在ω1附近，運(yùn)放的輸出阻抗因此會(huì)受到該極點(diǎn)的影響。這個(gè)影響可以等效為在輸出阻抗上并聯(lián)了一個(gè)小電容，該小電容和負(fù)載電容的比例為ω 1 /ω 2 (=ω 3 /ω 4 )。這個(gè)并聯(lián)小電容會(huì)引起總的輸出阻抗相比(Z load ||Z out )變小（變化值很?。?。在ω 4 ，由于輔助運(yùn)放增益提高的[1+A add ]變?yōu)?，該小電容的作用因此消失，輸出阻抗變回Zload與Zout并聯(lián)值。上述過程造成了圖3中的零極點(diǎn)對(duì)。

零極點(diǎn)對(duì)的不完全抵消會(huì)嚴(yán)重惡化運(yùn)放階躍響應(yīng)的建立過程。如果一個(gè)零極點(diǎn)對(duì)出現(xiàn)在運(yùn)放開環(huán)傳輸函數(shù)的ωpz處，且零極點(diǎn)的間隔為Δω pz ，運(yùn)放被應(yīng)用在反饋系數(shù)為β的負(fù)反饋下，那么將會(huì)出現(xiàn)一個(gè)時(shí)間常數(shù)為1/ωpz的慢建立項(xiàng)。

圖4給出了有/無零極點(diǎn)對(duì)情況下運(yùn)放階躍響應(yīng)的建立過程，可以清晰地看出，零極點(diǎn)對(duì)引入慢建立項(xiàng)后，運(yùn)放的建立時(shí)間明顯惡化。

圖4 快建立慢建立對(duì)比示意圖

消除這個(gè)慢建立項(xiàng)的一個(gè)有效途徑是讓這個(gè)慢建立項(xiàng)足夠快。如果零極點(diǎn)對(duì)引起的時(shí)間常數(shù)1/ωpz比閉環(huán)運(yùn)放的主要時(shí)間常數(shù)1/βωunity小，那么運(yùn)放的建立時(shí)間就不受零極點(diǎn)對(duì)影響。由于ωpz近似等于ω 4 ，ωunity為ω 5 ，因此可以得到ω4需要滿足：

圖5 輔助運(yùn)放的單位增益頻率安全范圍示意圖

總結(jié)

本文從增益提高運(yùn)放的頻率響應(yīng)和階躍響應(yīng)的建立過程出發(fā)，分析了增益提高運(yùn)放中輔助運(yùn)放帶寬設(shè)計(jì)的約束，得到了輔助運(yùn)放單位增益頻率的安全設(shè)計(jì)范圍，為設(shè)計(jì)者提供一些設(shè)計(jì)時(shí)的理論依據(jù)。不足之處請(qǐng)多多指正。