知乎上看到RS官方賬號(hào)的點(diǎn)贊和評(píng)論，備受鼓舞，又有了寫(xiě)東西的動(dòng)力。平時(shí)一直在使用RS家的信號(hào)源、頻譜儀等，確實(shí)功能很強(qiáng)大。

進(jìn)入正題:

某年某月某日...

數(shù)據(jù)記錄的必要性

在程序基本功能已經(jīng)實(shí)現(xiàn)的情況下，項(xiàng)目轉(zhuǎn)入集中測(cè)試與排故階段時(shí)，這個(gè)時(shí)候一般來(lái)說(shuō)就會(huì)測(cè)試出各種各樣的問(wèn)題。作為一個(gè)完整的通信系統(tǒng)或通信設(shè)備，往往集成了多個(gè)模塊軟件，遇到問(wèn)題的時(shí)候，如果僅從現(xiàn)象出發(fā)，往往比較難定位。

然后呢，各個(gè)軟件開(kāi)始抓包，抓取問(wèn)題數(shù)據(jù)進(jìn)行分析，如果是FPGA的話可能需要重新抓取數(shù)據(jù)，而編譯時(shí)間又較慢，一次抓取分析不出來(lái)，可能又要再抓取新的數(shù)據(jù)，再去編譯，如此下來(lái)，一天時(shí)間可能就過(guò)去了，如果問(wèn)題又是偶發(fā)出現(xiàn)的，則復(fù)現(xiàn)問(wèn)題又要耗費(fèi)大量的時(shí)間。

這個(gè)時(shí)候，數(shù)據(jù)記錄就很有必要性了，在各個(gè)軟件中，考慮各自軟件想要記錄的信息，加入數(shù)據(jù)記錄邏輯，并加入數(shù)據(jù)記錄相應(yīng)的接口，通過(guò)相應(yīng)的線路傳輸至數(shù)據(jù)記錄硬件模塊，存入存儲(chǔ)器。

在設(shè)備運(yùn)行過(guò)程中，記錄下各個(gè)時(shí)間的狀態(tài)信息，最終通過(guò)解析數(shù)據(jù)記錄，回溯出問(wèn)題時(shí)候的狀態(tài)，以此分析問(wèn)題原因，省去了抓取數(shù)據(jù)、編譯程序、掛仿真器等步驟，更方便高效。

基于RAM的數(shù)據(jù)記錄

從上述方式可以看出，完備的數(shù)據(jù)記錄系統(tǒng)，需要多個(gè)軟件協(xié)同，設(shè)計(jì)好數(shù)據(jù)記錄的內(nèi)容和格式，設(shè)計(jì)好數(shù)據(jù)傳輸路徑，有數(shù)據(jù)記錄硬件模塊，有數(shù)據(jù)記錄解析軟件。

這里我想說(shuō)的一種情況，也是我之前實(shí)際遇到的，也就是在項(xiàng)目比較著急的情況下，來(lái)不及規(guī)劃數(shù)據(jù)記錄系統(tǒng)時(shí)，該怎么辦呢？

當(dāng)時(shí)想到一種基于RAM的數(shù)據(jù)記錄方式，具體操作就是，例化一個(gè)深度較大的RAM，將想要記錄的信息作為RAM的數(shù)據(jù)輸入，可以拼接不同的信息變量輸入，也可以單獨(dú)輸入。

RAM的寫(xiě)使能用事件觸發(fā)，或者周期觸發(fā)，比如每次發(fā)送的時(shí)候記錄一次即寫(xiě)一次，或者每隔100ms記錄一次即寫(xiě)一次。

那么怎么把數(shù)據(jù)記錄內(nèi)容取出來(lái)呢？可以同時(shí)加一個(gè)VIO和ILA，ILA同時(shí)抓取VIO的輸出和RAM的輸出，通過(guò)VIO輸出信號(hào)的上升沿觸發(fā)，并在VIO輸出信號(hào)變高時(shí)從RAM中讀出數(shù)據(jù)，觸發(fā)后導(dǎo)出數(shù)據(jù)分析即可。

舉一反三

其實(shí)不僅數(shù)據(jù)記錄，在某些難以一次性抓取數(shù)據(jù)的場(chǎng)景下，都可以用這個(gè)方法，將想要抓取的數(shù)據(jù)，在特定條件下寫(xiě)入RAM，不寫(xiě)其他無(wú)用的數(shù)據(jù)，最終觸發(fā)后讀出即可。

Tips