Allegro Package Designer Plus工具在最新的 SPB 17.4版本中迎來(lái)了布線技術(shù)中的新變化——廣為人知的“過(guò)孔結(jié)構(gòu)”這一概念因?yàn)槠潇`活性不斷提高且適用于許多不同設(shè)計(jì)流程,現(xiàn)已改名為“結(jié)構(gòu)”,方便、可重復(fù)使用的布線模塊,可以使工程師快速地扇出最復(fù)雜的組件接口。而且在扇出之后,可以將結(jié)構(gòu)保存到模塊庫(kù)中,為后續(xù)類似的設(shè)計(jì)節(jié)省更多時(shí)間。原本花在開(kāi)發(fā)結(jié)構(gòu)和建立扇出布線上的時(shí)間可以因此節(jié)省下來(lái),用于完成其他不同的設(shè)計(jì)任務(wù)。
舊瓶裝新酒——界面熟悉
在最新的 SPB 17.4版本中,無(wú)論是使用 SiP Layout Option創(chuàng)建高速和 L Comp 結(jié)構(gòu),還是基本工具套件中的標(biāo)準(zhǔn)結(jié)構(gòu),創(chuàng)建結(jié)構(gòu)的用戶界面都如下面顯示:
對(duì)于高速和標(biāo)準(zhǔn)結(jié)構(gòu),首先從有關(guān)的組件上引出一個(gè)單一引腳。然后進(jìn)入該命令,選擇該布線(和任何周圍的參考元素,如回流路徑過(guò)孔),形成一個(gè)新的結(jié)構(gòu)定義。
當(dāng)完成此操作后,來(lái)到放置結(jié)構(gòu)命令,就可以在幾秒鐘內(nèi)放置結(jié)構(gòu),為許多針腳進(jìn)行逃逸布線?;蛘撸绻呀?jīng)開(kāi)始使用簡(jiǎn)單的過(guò)孔逃逸模式,則可以選擇“用結(jié)構(gòu)替換過(guò)孔”命令,將占位過(guò)孔換成最終的結(jié)構(gòu)扇出。
扇出結(jié)構(gòu)的復(fù)雜性每年都會(huì)增加,以上是非常便捷有效的工具,但是都需要提前預(yù)判一些工作型態(tài)。如果我們想要一個(gè)特定目標(biāo)和特定設(shè)計(jì)的結(jié)構(gòu),該怎么做?設(shè)計(jì)工具中是否有任何功能,可以更快地實(shí)現(xiàn)這一需求?
創(chuàng)建結(jié)構(gòu)的新方法
激活 SiP Layout Option時(shí),在 Route - Unsupported Prototypes 菜單下會(huì)看到 “Create Structure...”命令。
啟動(dòng)后,這個(gè)新工具可提供為多種用途創(chuàng)建結(jié)構(gòu)的選項(xiàng),包括蛇形、梳狀、單端結(jié)構(gòu)或帶有返回路徑過(guò)孔的差對(duì)結(jié)構(gòu)。
為了提升工作效率,可以把這個(gè)表格連接到選項(xiàng)和可見(jiàn)性標(biāo)簽,或者可以在使用雙顯示器時(shí)把它移到另一個(gè)屏幕上。
與標(biāo)準(zhǔn)結(jié)構(gòu)定義流程的明顯區(qū)別是,不再需要預(yù)先進(jìn)行布線,便可以例子來(lái)推導(dǎo)定義。
選擇過(guò)孔焊盤(pán)、焊盤(pán)入口/出口模式、返回路徑過(guò)孔布局,以及需要凈空來(lái)實(shí)現(xiàn)過(guò)孔上方和下方信號(hào)完整屏蔽的層。繼續(xù)完善定義時(shí),圖片將顯示參數(shù)之間的確切關(guān)系,這將非常有幫助。多種樣式可供選擇:
當(dāng)完成結(jié)構(gòu)的參數(shù)化和命名后,只需按一下按鈕就可以提交更改,并直接將其應(yīng)用于設(shè)計(jì)!
-
IC
+關(guān)注
關(guān)注
36文章
5965瀏覽量
175806 -
封裝
+關(guān)注
關(guān)注
127文章
7948瀏覽量
143114
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
先進(jìn)封裝中RDL工藝介紹
![先進(jìn)<b class='flag-5'>封裝</b><b class='flag-5'>中</b>RDL工藝介紹](https://file1.elecfans.com/web3/M00/04/B4/wKgZO2d3TGyAHheCAAApGbGSN_E526.png)
石墨烯制備的新方法
![石墨烯制備的<b class='flag-5'>新方法</b>](https://file1.elecfans.com/web3/M00/04/59/wKgZO2dybySALymUAAA-EUfM8UM213.png)
大華股份榮獲中國(guó)創(chuàng)新方法大賽一等獎(jiǎng)
基于遺傳算法的QD-SOA設(shè)計(jì)新方法
![基于遺傳算法的QD-SOA設(shè)計(jì)<b class='flag-5'>新方法</b>](https://file1.elecfans.com/web3/M00/02/99/wKgZO2dg2_iAdKqtAAACOVaVKwc137.png)
芯片封裝IC載板
![芯片<b class='flag-5'>封裝</b><b class='flag-5'>IC</b>載板](https://file.elecfans.com/web2/M00/3F/D6/poYBAGJqO-mASPG4AAAes7JY618194.jpg)
一種降低VIO/VSLAM系統(tǒng)漂移的新方法
![一種降低VIO/VSLAM系統(tǒng)漂移的<b class='flag-5'>新方法</b>](https://file1.elecfans.com/web3/M00/02/32/wKgZO2dbqBOAdkLrAABgnDOmV0Y836.png)
大華股份榮獲2024年中國(guó)創(chuàng)新方法大賽一等獎(jiǎng)
利用全息技術(shù)在硅晶圓內(nèi)部制造納米結(jié)構(gòu)的新方法
保護(hù)4-20 mA,±20-mA模擬輸入的新方法
![保護(hù)4-20 mA,±20-mA模擬輸入的<b class='flag-5'>新方法</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
實(shí)踐JLink 7.62手動(dòng)增加新MCU型號(hào)支持新方法
![實(shí)踐JLink 7.62手動(dòng)增加新MCU型號(hào)支持<b class='flag-5'>新方法</b>](https://file1.elecfans.com/web2/M00/01/48/wKgZoma0c2mATDaYAALAsfPdico386.png)
一種無(wú)透鏡成像的新方法
![一種無(wú)透鏡成像的<b class='flag-5'>新方法</b>](https://file1.elecfans.com//web2/M00/FD/50/wKgZomaZlSKAXJd7AAD91lO42tY599.jpg)
從“蓋房子”到“頂竹筍”:我國(guó)科學(xué)家首創(chuàng)晶體制備新方法
![從“蓋房子”到“頂竹筍”:我國(guó)科學(xué)家首創(chuàng)晶體制備<b class='flag-5'>新方法</b>](https://file1.elecfans.com//web2/M00/FB/29/wKgaomaM17CAepTYAAFn8uwCbiI521.jpg)
使隱形可見(jiàn):新方法可在室溫下探測(cè)中紅外光
![使隱形可見(jiàn):<b class='flag-5'>新方法</b>可在室溫下探測(cè)<b class='flag-5'>中</b>紅外光](https://file1.elecfans.com//web2/M00/CF/AB/wKgaomYhnzOALm_YAABXf_eZcXA235.jpg)
評(píng)論