美浦森超結(jié)MOS在照明電源中的應(yīng)用

隨著電源技術(shù)和功率器件以及通信技術(shù)的發(fā)展，目前的照明產(chǎn)品越來越趨向于智能化，小型化。對(duì)電源的體積和功率密度的要求也越來越高。因此，越來越多的新型半導(dǎo)體器件也逐漸應(yīng)用到LED照明產(chǎn)品上，比如超結(jié)MOS的應(yīng)用就越來越普遍，許多LED電源廠商以開始用超結(jié)MOS去替代VDMOS，在達(dá)到高效率的同時(shí)，更節(jié)省了電源空間和生產(chǎn)成本。今天我們來討論一下在照明行業(yè)中改如何選擇合適的超結(jié)MOS。

首先，我們需要了解超結(jié)MOS和VDMOS的優(yōu)缺點(diǎn)，以及在照明產(chǎn)品中我們應(yīng)該注意MOS的哪些重要參數(shù)。

一、超結(jié)MOS與VDMOS的結(jié)構(gòu)差異

為了克服傳統(tǒng)MOS導(dǎo)通電阻與擊穿電壓之間的矛盾，一些人在VDMOS基礎(chǔ)上提出了一種新型的理想器件結(jié)構(gòu)，稱為超結(jié)器件或SJ-MOS，他們的結(jié)構(gòu)如圖1和圖2所示，其由一些列的P型和N型半導(dǎo)體薄層交替排列組成。在截止態(tài)時(shí)，由于P型和N型層中的耗盡區(qū)電場(chǎng)產(chǎn)生相互補(bǔ)償效應(yīng)，使P型和N型層的摻雜濃度可以做的很高而不會(huì)引起器件擊穿電壓的下降。導(dǎo)通時(shí)，這種高濃度的摻雜可以使其導(dǎo)通電阻顯著下降，大約有兩個(gè)數(shù)量級(jí)。因?yàn)檫@種特殊的結(jié)構(gòu)，使得SJ-MOS的性能優(yōu)于傳統(tǒng)的VDMOS.

二、超結(jié)MOS的優(yōu)點(diǎn)

1、通態(tài)阻抗小，通態(tài)損耗小。

由于超結(jié)MOS的Rdson遠(yuǎn)遠(yuǎn)低于VDMOS，在系統(tǒng)電源類產(chǎn)品中超結(jié)MOS的導(dǎo)通損耗必然較之VDMOS要減少的多。其大大提高了系統(tǒng)產(chǎn)品上面的單體MOSFET的導(dǎo)通損耗，提高了系統(tǒng)產(chǎn)品的效率。

2、同等功率規(guī)格下封裝小，有利于功率密度的提高。

首先，同等電流以及電壓規(guī)格條件下，超結(jié)MOS的晶圓面積要小于VDMOS工藝的晶圓面積，這樣作為MOS的廠家，對(duì)于同一規(guī)格的產(chǎn)品，可以封裝出來體積相對(duì)較小的產(chǎn)品，有利于電源系統(tǒng)功率密度的提高。

其次，由于超結(jié)MOS的導(dǎo)通損耗的降低從而降低了電源類產(chǎn)品的損耗，因?yàn)檫@些損耗都是以熱量的形式散發(fā)出去，我們?cè)趯?shí)際中往往會(huì)增加散熱器體積來降低MOS單體的溫升，使其保證在合適的溫度范圍內(nèi)。由于超結(jié)MOS可以有效的減少發(fā)熱量，減小了散熱器的體積，對(duì)于一些功率稍低的電源，甚至使用超結(jié)MOS后可以將散熱器徹底拿掉。有效的提高了系統(tǒng)電源類產(chǎn)品的功率密度。

3、柵電荷小，對(duì)電路的驅(qū)動(dòng)能力要求降低。

傳統(tǒng)VDMOS的柵電荷相對(duì)較大，我們?cè)趯?shí)際應(yīng)用中經(jīng)常會(huì)遇到由于IC的驅(qū)動(dòng)能力不足造成的溫升問題，部分產(chǎn)品在電路設(shè)計(jì)中為了增加IC的驅(qū)動(dòng)能力，確保MOSFET的快速導(dǎo)通，我們不得不增加推挽或其它類型的驅(qū)動(dòng)電路，從而增加了電路的復(fù)雜性。超結(jié)MOS的柵電容相對(duì)比較小，這樣就可以降低其對(duì)驅(qū)動(dòng)能力的要求，提高了系統(tǒng)產(chǎn)品的可靠性。

4、結(jié)電容小，開關(guān)速度加快，開關(guān)損耗小。

由于超結(jié)MOS結(jié)構(gòu)的改變，其輸出的結(jié)電容也有較大的降低，從而降低了其導(dǎo)通及關(guān)斷過程中的損耗。

同時(shí)由于超結(jié)MOS柵電容也有了響應(yīng)的減小，電容充電時(shí)間變短，大大的提高了超結(jié)MOS的開關(guān)速度。對(duì)于頻率固定的電源來說，可以有效的降低其開通及關(guān)斷損耗。提高整個(gè)電源系統(tǒng)的效率。

三、超結(jié)MOS系統(tǒng)應(yīng)用可能會(huì)出現(xiàn)的問題

1、EMI可能超標(biāo)。

由于超結(jié)MOS擁有較小的寄生電容，造就了超結(jié)MOS具有極快的開關(guān)特性。因?yàn)檫@種快速開關(guān)特性伴有極高的dv/dt和di/dt，會(huì)通過器件和印刷電路板中的寄生元件而影響開關(guān)性能。對(duì)于在現(xiàn)代高頻開關(guān)電源來說，使用了超結(jié)MOS，EMI干擾肯定會(huì)變大。

2、柵極震蕩。

功率MOSFET的引線電感和寄生電容引起的柵極震蕩，由于超結(jié)MOSFET具有較高的開關(guān)dv/dt。其震蕩現(xiàn)象會(huì)更加突出。這種震蕩在啟動(dòng)狀態(tài)、過載狀況和MOSFET并聯(lián)工作時(shí)，會(huì)發(fā)生嚴(yán)重問題，導(dǎo)致MOSFET失效的可能。

3、抗浪涌及耐壓能力差。

由于超結(jié)MOS的結(jié)構(gòu)原因，很多廠商的超結(jié)MOS在實(shí)際應(yīng)用推廣替代VDMOS的過程中，基本都出現(xiàn)過浪涌及耐壓測(cè)試不合格的情況。這種情況在通信電源及雷擊要求較高的電源產(chǎn)品上，表現(xiàn)的更為突出。這點(diǎn)必須引起我們的注意。

4、漏源極電壓尖峰比較大。

在反激的電路拓?fù)渲校捎诒旧黼娐返脑颍儔浩鞯穆└小⑸崞鹘拥亍⒁约半娫吹鼐€的處理等問題，不可避免的要在MOSFET上產(chǎn)生相應(yīng)的電壓尖峰。針對(duì)這樣的問題，反激電源大多選用RCD SUNBER電路進(jìn)行吸收。由于超結(jié)MOS擁有較快的開關(guān)速度，勢(shì)必會(huì)造成更高的VDS尖峰。如果反壓設(shè)計(jì)余量太小及漏感過大，更換超結(jié)MOS后，極有可能出現(xiàn)VD尖峰失效問題。

目前我們?cè)?00W內(nèi)的照明市場(chǎng)主要采用的是PSR拓?fù)浣Y(jié)構(gòu)，如圖3：

在這種結(jié)構(gòu)下，超結(jié)MOS相比VDMOS，其遠(yuǎn)低于VDMOS的Rdson和小封裝體積的優(yōu)勢(shì)非常明顯。例如，我們可以用252的封裝外型去替代220F，在節(jié)省了散熱器的同時(shí)，還能保證較高的效率和較低的溫升，也更加利于生產(chǎn)。

同時(shí)，在這種構(gòu)架下，超結(jié)MOS的EMI和浪涌較差的缺點(diǎn)也非常突出。由于前端沒有濾波電解電容，在浪涌沖擊時(shí)，Vbus電壓會(huì)升的很高，隨著Ton的減小，ID電流變大，Vds會(huì)升的很高，對(duì)MOS的雪崩能力要求比較高。

如圖，在同樣的浪涌情況下，超結(jié)MOS失效的可能性更高。這就要求我們?cè)谶x擇超結(jié)MOS的時(shí)候，必須重點(diǎn)考慮MOS的雪崩能力。

我們知道MOSFET的規(guī)格書中，EAS的指標(biāo)值直接反應(yīng)了MOS的抗浪涌能力。而實(shí)際中，我們看到各個(gè)廠家在此參數(shù)上的值相去甚遠(yuǎn)，這主要是因?yàn)楦鱾€(gè)廠家的測(cè)試條件不一樣。通用的EAS測(cè)試電路如下：

由圖可知，L和I的取值不同，實(shí)測(cè)的EAS值也不同。一般情況下會(huì)采用較小的L以及較大的I進(jìn)行測(cè)試。我們?cè)谶x擇超結(jié)MOS時(shí)，應(yīng)以相同測(cè)試條件下EAS值較大的為優(yōu)。

另外，由于超結(jié)的Qg很小，在快速開關(guān)中會(huì)產(chǎn)生較大的dv/dt和di/dt，從而造成EMI困擾。實(shí)際選用時(shí)，我們應(yīng)關(guān)注MOS的電容的特性。如下圖：

為12A的VDMOS和12A的超結(jié)MOS的電容曲線特性對(duì)比。超結(jié)MOS的電容特性突變更大。由此帶來更差的EMI效果。