引言
??時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。
一、時(shí)序邏輯電路的相關(guān)概念
??同步時(shí)序邏輯電路:有一個(gè)公共的時(shí)鐘信號(hào)(共享的系統(tǒng)時(shí)鐘信號(hào) Sys_Clk)(從一到多,可以理解為時(shí)鐘樹 Clock Tree),電路中各記憶元件受它嚴(yán)格的統(tǒng)一控制,只有在該時(shí)鐘信號(hào)有效沿(上升沿或者下降沿)到來時(shí),記憶元件的狀態(tài)才會(huì)統(tǒng)一發(fā)生變化,從而使得時(shí)序電路的輸出發(fā)生變化,并且一個(gè)時(shí)鐘信號(hào)有效沿只對應(yīng)一次記憶元件的狀態(tài)和電路輸出狀態(tài)的改變。也就是說,改變后的狀態(tài)將一直保持到下一個(gè)時(shí)鐘脈沖的到來,此時(shí)無論外部輸入 X 有無變化,狀態(tài)表中的每個(gè)狀態(tài)都是穩(wěn)定的;(比如 D 觸發(fā)器,只有當(dāng)上升沿到來時(shí),寄存器才把 D 輸入端的數(shù)據(jù)(高低電平)傳到 Q 輸出端。)
??同步時(shí)序邏輯中最基本的儲(chǔ)存元件是觸發(fā)器。同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。同步時(shí)序邏輯的核心邏輯用觸發(fā)器實(shí)現(xiàn),電路的主要信號(hào)、輸出信號(hào)都由時(shí)鐘信號(hào)驅(qū)動(dòng)產(chǎn)生,可以很好的避免毛刺、有利于器件移植、有利于 STA 等等。
??異步時(shí)序邏輯電路:不存在單一的主控時(shí)鐘,工作節(jié)奏不一致。主要是用于產(chǎn)生地址譯碼器、FIFO 和異步 RAM 的讀寫控制信號(hào)脈沖。除了可以使用帶時(shí)鐘的觸發(fā)器外,還可以使用不帶時(shí)鐘的觸發(fā)器和延遲元件作為存儲(chǔ)元件。由于異步電路沒有統(tǒng)一的時(shí)鐘,所以狀態(tài)變化的時(shí)刻不穩(wěn)定,因?yàn)殡娐窢顟B(tài)的改變除了可以由部分時(shí)鐘控制,還可以由外部輸入的變化直接引起。而通常輸入信號(hào)只在電路處于穩(wěn)定狀態(tài)時(shí)才發(fā)生變化,也就是說一個(gè)時(shí)刻允許一個(gè)輸入發(fā)生變化,以避免輸入信號(hào)之間造成的競爭 - 冒險(xiǎn)現(xiàn)象。
??異步時(shí)序邏輯中最基本的元件是鎖存器。異步邏輯是時(shí)鐘之間沒有固定的因果關(guān)系。異步時(shí)序邏輯的核心邏輯使用組合電路實(shí)現(xiàn),電路的主要信號(hào)、輸出信號(hào)不依賴于任何一個(gè)時(shí)鐘信號(hào)。容易產(chǎn)生毛刺、不利于器件移植、不利于 STA 等等。
二、同步時(shí)序邏輯電路的分析方法
??分析一個(gè)時(shí)序邏輯電路(如下),就是要通過分析找出時(shí)序電路的邏輯功能來,具體地說,就是要求找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律。
時(shí)序邏輯電路
1、從給定的邏輯圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程(存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式)。
驅(qū)動(dòng)方程
2、將以上驅(qū)動(dòng)方程帶入相應(yīng)的觸發(fā)器的特性方程(例如 Q* = JQ' + K'Q),得出每個(gè)觸發(fā)器的狀態(tài)方程。
狀態(tài)方程
3、從給定的邏輯圖中寫出電路的輸出方程。
輸出方程
4、以上三個(gè)方程組成了時(shí)序電路的邏輯功能的描述方程,時(shí)序電路狀態(tài)轉(zhuǎn)換全部過程的描述方式還有狀態(tài)轉(zhuǎn)換(真值)表、狀態(tài)轉(zhuǎn)換圖、時(shí)序圖(波形圖)。
狀態(tài)轉(zhuǎn)換表
狀態(tài)轉(zhuǎn)換圖
時(shí)序圖
三、異步時(shí)序邏輯電路的分析方法
??與同步時(shí)序邏輯電路的分析方法不同的是,在異步時(shí)序邏輯電路中,每次電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)并不是所有的觸發(fā)器都有時(shí)鐘信號(hào)(你需要找出每次電路狀態(tài)轉(zhuǎn)換時(shí)哪些觸發(fā)器被觸發(fā)哪些不被觸發(fā)),而只有那些有 “時(shí)鐘信號(hào)” 的觸發(fā)器才需要用特性方程去計(jì)算次態(tài),沒有 “時(shí)鐘信號(hào)” 的觸發(fā)器將保持原來的狀態(tài)不變。
-
邏輯電路
+關(guān)注
關(guān)注
13文章
502瀏覽量
43208 -
時(shí)序邏輯電路
+關(guān)注
關(guān)注
2文章
94瀏覽量
16783 -
同步時(shí)序
+關(guān)注
關(guān)注
0文章
12瀏覽量
7951 -
異步時(shí)序
+關(guān)注
關(guān)注
0文章
6瀏覽量
8684 -
時(shí)鐘信號(hào)
+關(guān)注
關(guān)注
4文章
466瀏覽量
29111
發(fā)布評論請先 登錄
fpga時(shí)序邏輯電路的分析和設(shè)計(jì)
同步時(shí)序邏輯電路
異步時(shí)序邏輯電路
時(shí)序邏輯電路的分析和設(shè)計(jì)
時(shí)序邏輯電路分析實(shí)例

時(shí)序邏輯電路的相關(guān)知識(shí)概述
時(shí)序邏輯電路的分析與設(shè)計(jì)
時(shí)序邏輯電路分析有幾個(gè)步驟(同步時(shí)序邏輯電路的分析方法)

時(shí)序邏輯電路由什么組成_時(shí)序邏輯電路特點(diǎn)是什么

時(shí)序邏輯電路設(shè)計(jì)之同步計(jì)數(shù)器

時(shí)序邏輯電路的分析方法

評論