半導體LSI的EDA模型之一是"IBIS模型"，完整稱為Input/OutputBuffer Information Specification，是一個描述數字IC輸入端和輸出端電氣特性的文本文件，在電路仿真中被廣泛使用。IBIS模型由封裝模型部分和緩沖器模型部分組成。

IBIS模型相較于SPICE模型較為簡化，因此在分析上具有快速和易于使用的優點。然而，使用者也應重視確認模型是否符合分析目的的重要性。

1.IBIS模型的歷史和分類

IBIS模型在1993年發布了1.1版本，已有近30年的歷史。在這里，我們將解析其歷史，然后對三種IBIS模型進行說明，分別是“傳統的IBIS模型”、“IBIS-AMI模型”和“Power AwareIBIS模型”。

IBIS模型的歷史

IBIS Open Forum成立于1993年，并發布了Version 1.1。

1991年成立PCI-SIG，為PCI總線制定規范。 1993年，首款Pentium問世。這是個人電腦普及的時代。

IBIS模型的定位

IBIS是為了實現“LSI供應商（IBIS模型創建者）”、“組裝廠商（IBIS模型使用者）”和“EDA供應商”之間的三方互利關系而制定的。

IBIS模型的更新歷史

以下是IBIS模型的修訂歷史。目前根據不同的需求，存在著傳統的IBIS模型、IBIS-AMI模型和Power AwareIBIS模型這三種形式。

IBIS 1.0

IBIS 1.1 1993.06

IBIS 2.0 1994.06

IBIS 2.1 1995.12 通過擴展ECL、PECL、差分支持、引腳映射、V-T波形表等功能。

IBIS 3.0 1997.06

IBIS 3.1 1998.07

IBIS 3.2 1999.01 通過擴展模型選擇器、封裝模型、EBD描述、級聯器件等功能。支持DriverSchedule功能?；?a target="_blank">仿真功能幾乎完全執行。

IBIS 4.0 2002.07

IBIS 4.1 2004.02

IBIS 4.2 2006.06 擴展波形數據、接收器門限等功能。傳統IBIS模型的完善。擴展多語言模型（SPICE、Verilog-A、Verilog-AMS、VHDL-AMS等）。

IBIS 5.0 2008.08 出現應用于高速串行傳輸分析的IBIS-AMI模型。擴展Power awareIBIS、EMIParameter等功能。

IBIS 5.1 2012.08 更新IBIS-AMI等。

IBIS 6.0 2013.09 更新IBIS-AMI等。

IBIS 6.1 2015.09 更新IBIS-AMI（PAM4）等。擴展電源引腳、封裝模型等功能。

IBIS 7.0 2019.03 支持互連模型，支持IBIS-AMI反向通道（Tx-Rx鏈接訓練）等。

IBIS 7.1 2021.12 支持IBIS-AMI的DDR（直流偏移）功能，基板模型的高頻功能（EMD描述），提升芯片和電源容量模型。

IBIS 7.2 2023.01 改善驅動再生仿真，支持PMAn（除PAM4之外）[例如USB4ver2-PAM3]，適用于DDR5時鐘時間，改善EMD模型。

IBIS模型已經實現了向下兼容的功能，即使發布新版本。此外，IBIS模型中的版本表示（[IBISVer]）為6.1，但其內部可能由4.2的模型構成。

2.傳統的IBIS模型

最初期的傳統IBIS模型

最初的IBIS模型是為了有效分析單端電路而設計的。

傳統IBIS模型的結構

傳統的IBIS模型致力于以盡可能簡潔的方式描述裝置的特性。它通過以下三個特性對模型進行建模：

1.漏極-源極之間的導通電阻

2.上升/下降時間

3.容量（寄生容量）

導通電阻的表示

在IBIS模型中，我們根據實際集成電路的特性，使用TABLE形式（繪圖曲線）來表示導通電阻，即電壓V和電流I的關系。

上升/下降時間

最初的IBIS模型是用Volt per Sec(Ramp)的值來定義上升/下降時間的。然而，對于逐漸加快的信號，這種方式無法充分反映設備的特性。因此，為了更準確地表示波形，從2.1版本開始采用了TABLE形式的Waveform描述方法。

差分信號的適應性

隨著信號速度的提高，差分信號的需求也逐漸增加。我們使用了[DiffPin]描述來模擬單線用的IBIS模型，以應對差分信號的需求（版本2.1）。

系列 [型號]

在差分端子中也存在著終端之間的相關特性。由于無法將單線用的IBIS模型直接轉為差分信號的模式來表示相關特性，考慮到采用series[Model]來描述特性。在此期間，發布了各種形式的模型，但現在主要流行的是將單線描述直接轉化為簡單差分形式的模型。

通過預加重/強調來整形波形

當差分信號變得更快時，輸出波形將進行預/反調制以進行波形整形。

傳統IBIS模型中波形增強的表達

為了實現增強功能，Driver Schedule功能應運而生。通過移動多個緩沖區來實現操作，以表現強調波形。

Over-Clocking問題

傳統的IBIS模型已經適應了信號速度的提高，通過適時地更新模型結構。然而，當信號速度達到約2Gbps時，Rise和Fall兩個波形的時序出現了重疊，導致了過度時鐘溢出的問題，使得信號的準確性變得困難。

為了解決這個問題，人們開始討論下一代IBIS模型規范，并提出了各種方法，如Verilog-A、Verilog-AMS、SPICE等，直到最終確定了IBIS-AMI模型（版本4.1和版本4.2）。

IBIS-AMI模型

隨著時間的推移，信號規范越來越快速。信號一直在快速發展，相應地波形的控制變得越來越復雜。

IBIS-AMI模型的特點

IBIS-AMI模型不再是傳統的IBIS模型的擴展，而是全新創建的。它引入了卷積積分的概念，可以高速處理大量位運算器在高速信號中的流動。

通過編程描述，使得IC的操作描述變得容易，同時提高了保密性。隨著速度的增加，僅僅調整IC的一個設置就可以顯著改變波形，所以IC供應商希望保持校正方法的保密。

CTLE波形糾正

現在，數據傳輸速度已經提升至2Gbps以上，并且接收端配備了連續時間線性均衡器（CTLE）電路，可以對波形進行模擬校正和整形。CTLE的特性可以通過頻率和分貝的關系來表示，類似于S參數。在IBIS-AMI模型中，這些校正特性也會被包含在模型提供的內容中。

通過Preshoot進行波形校正

以PCIExpress Gen3 (8Gbps/lane)為例，輸出波形的IC芯片輸入了一種名為Pre-shoot的先進版本的Pre/De-emphasis技術。

DFE波形校正

隨著進一步加速，接收端集成電路不僅采用CTLE電路，而且更加側重于通過1位單位進行數字化反饋來修正波形，同時還配備了判決反饋均衡器（DFE）。

自適應均衡器

最近，用于高速傳輸的集成電路已經能夠自動判斷最佳的均衡器值（自適應均衡器）。以前，在實測時需要手動更改仿真設置以便與集成電路寄存器的設置保持一致，但是IBIS-AMI模型可以仿真自適應均衡器，因此可以自動進行仿真。仿真工程師需要在了解這些預增強，預估器，CTLE，DFE和自適應均衡器的基礎上，確認仿真設置是否正確。

Power AwareIBIS 模型

DDR內存和USB等差分串行傳輸一樣，都在不斷提高速度。雖然與差分串行傳輸相比似乎速度較慢，但由于總線布線中存在并行的64根等多個信號線，因此作為總線布線的傳輸速度是非?？斓?。

在總線布線中出現的問題

在總線布線中，多個信號驅動源同時工作。在這種情況下，共同連接的電源線路會產生巨大的噪音和同時切換噪音。電源波動導致信號波形也發生變動，因此，在總線布線時需要考慮電源波動，并使用Power Aware IBIS模型來表示波形的變化。

Power Aware IBIS 模型的構成

Power Aware IBIS模型在傳統的IBIS模型的基礎上增加了[Composite Current]、[ISSO PU]、[ISSO PD]等關鍵詞來進行表示。每個關鍵詞通過TABLE形式來表達I-t、V-I、V-I特性，以表現電源噪聲和電路特性。

審核編輯：湯梓紅