1、走線長度應包含過孔和封裝焊盤的長度。

2、布線角度優選135°角出線方式，任意角度出線會導致制版出現工藝問題。

圖1 PCB布線的角度

3、布線避免直角或者銳角布線，導致轉角位置線寬變化，阻抗變化，造成信號反射，如圖2所示。

圖2 走線的銳角與直角布線

4、布線應從焊盤的長方向出線，避免從寬方向或者焊盤四角出線，布線的拐角離焊盤位置6mil以上為宜，如圖3所示

圖3 PCB沿焊盤長邊出線

5、如圖4所示，相鄰焊盤是同網絡的，不能直接相連，需要先連接出焊盤之后再進行連接，直接連接容易在手工焊接時連錫。

圖4 相同網絡焊盤走線鏈接方式

6、對于小CHIP器件，要注意布線的對稱性，保持2端布線線寬一致，如一個管腳鋪銅，另一管腳也盡量鋪銅處理，減少元件貼片后器件漂移旋轉，如圖5所示。

圖5 CHIP類焊盤的正確出線

7、對于有包地要求的信號，須保證包地的完整性，盡量保證在包地線上進行打GND孔處理，2個GND孔間距不能過遠，盡量保持在50-150mil左右，如圖6所示。

圖6 PCB的包地走線

8、走線應有完整且連續的參考層平面，避免高速信號跨區，建議高速信號距離參考平面的邊沿至少有 40mil，如圖7所示。

圖7 走線的夸分割

9、由于表貼器件焊盤會導致阻抗降低，為減小阻抗突變的影響，建議在表貼焊盤的正下方按焊盤大小挖去一層參考層。常用的表貼器件有：電容、ESD、共模抑制電感、連接器等等，如圖8所示。

10、如圖9所示，信號線與其回路構成的環路面積要盡可能小。環路面積小，對外輻射小，接收外界的干擾也小。

圖8 標貼器件焊盤的挖空處理

圖9 布線的環路面積的縮小

11、如圖10，布線不允許出現STUB，布線盡量減小殘樁長度，建議殘樁長度為零。并且避免過孔殘樁效應，尤其是殘樁長度超過 12mil 時，建議通過仿真來評估過孔殘樁對信號完整性的影響，如圖11所示。

圖10 Stub走線及布線殘樁

圖11 過孔的殘樁

12、盡量避免走線在不同層形成自環。在多層板設計中容易出現此類問題，自環將引起輻射干擾。如圖12所示。

圖12 PCB布線的自環

13、建議不要在高速信號上放置測試點。

14、對于會產生干擾或者敏感的信號（如射頻信號），須規劃屏蔽罩，屏蔽罩寬度常規為40mil（一般保持30mil以上，可與客戶生產廠家確認），屏蔽罩上盡量多打GND過孔，增加其焊接效果。如圖13所示。

圖13 敏感模塊的屏蔽罩處理

15、同一網絡的布線寬度應保持一致，線寬的變化會造成線路特性阻抗的不均勻，當傳輸的速度較高時會產生反射。在某些條件下，如接插件引出線，BGA封裝的引出線類似的結構時，因間距過小可能無法避免線寬的變化，應該盡量減少中間不一致部分的有效長度，如圖14所示。

圖14 走線線寬的突變

16、IC管腳出線的線寬要小于或者等于焊盤寬度，出線寬度不能比焊盤寬度大，部分信號因載流等要求，線寬較寬的，布線可先保持與管腳寬度一致，布線引出焊盤后6-10mil左右再把線寬加粗處理，如圖15所示。

圖15 走線不宜超出焊盤寬度

17、布線必須連接到焊盤、過孔中心。

18、有高壓信號，須保證其爬電間距，具體參數如16所示。

圖16 爬電間距與電氣間隙表

19、設計中包含多片DDR或者其他存儲器芯片的，須向客戶確認布線拓撲結構，確認是否有參考文檔。

20、金手指區域需要開整窗處理，多層板設計時，金手指下方所有層的銅應作挖空處理，挖空銅皮的距離板框一般3mm以上，如圖17所示。

圖17 金手指的開窗與挖空

21、布線應提前規劃好瓶頸位置的通道情況，合理規劃好通道最窄處的布線能力。

圖18 PCB布線通道

22、耦合電容盡量靠近連接器放置。

23、串接電阻應靠近發送端器件放置，端接電阻靠近末端放置，如eMMC時鐘信號上的串接電阻，推薦放在靠近 CPU 側（400mil以內）。

24、建議在IC（如eMMC 顆粒、FLASH顆粒等）的地焊盤各打1個地通孔，有效縮短回流路徑， 如圖19所示。

圖19 GND焊盤的過孔打孔

25、建議ESD器件的每個地焊盤都打一個地通孔，且通孔要盡量靠近焊盤，如圖20所示。

圖20 ESD器件GND焊盤的打孔

26、避免在時鐘器件（如晶體、晶振、時鐘發生器、時鐘分發器）、開關電源、磁類器件、插件過孔等周邊布線。

27、走線換層，且換層前后參考層為地平面時，需要在信號過孔旁邊放一個伴隨過孔，以保證回流路徑的連續性。對于差分信號，信號過孔、回流過孔均應對稱放置,如圖21（a）所示；對于單端信號，建議在信號過孔旁邊放置一個回流過孔以降低過孔之間的串擾，如圖21（b）所示。

圖21（a）差分換層過孔示意圖

圖21（b）單端信號換層過孔示意圖

28、連接器的地銅皮距離信號 PAD至少要大等于3倍線寬，如圖22所示。

圖22 GND銅皮與連接器PAD的間距要求

29、在BGA區域平面斷開處用走線連接，或者進行削盤處理，以免破壞平面完整性，如圖23所示。

圖23 BGA區域平面銅皮的處理

30、PCB布線需要包地處理時，推薦包地方式如下，如圖24所示，L 為包地線地過孔間隔； D 為包地線距離信號線之間的間距，建議≥4*W。

31、有些重要的高速單端信號，比如時鐘信號、復位信號等（如 emmc_clk、emmc_datastrobe、RGMII_CLK 等等）建議包地。包地線每隔 500mil 至少要打一個地孔，如圖25所示。

圖24 PCB的包地布線

圖25 重要信號線的包地處理