淺談FPGA輸入時鐘要求 LVDS與LVPECL講解
幾年前FPGA時鐘只需要連接一個單端輸入的晶振，非常容易。現在不同了，差分時鐘輸入，差分信號又分為LVDS和LVPECL，時鐘芯片輸出后還要經過直流或交流耦合才能接入FPGA，有點暈了，今天仔細研究一下。
FPGA輸入時鐘要求
FPGA手冊中對時鐘輸入的描述：
差分I/O電平標準：
真差分信號電壓不能超過VICM(max) + VID(max)/2 。
直流耦合與交流耦合
時鐘的發送端和接收端都有各自的電平接口類型，它們有可能不相同也可能是相同的。 這個時候通常就會有兩種連接方式，即AC耦合以及DC耦合。 其實說簡單也很簡單， AC耦合就是中間用電容把發送接收端的共模電平隔開，而DC耦合就是不加電容 。交流耦合(AC Coupling)就是通過隔直電容耦合，去掉了直流分量。直流耦合(DC Coupling)就是直通，交流直流一起過，并不是去掉了交流分量。
LVDS與LVPECL
時鐘芯片輸出時鐘信號通常有LVDS和LVPECL。
當時時鐘芯片輸出LVDS信號時
DC耦合
兩種AC耦合方式。
當時鐘信號輸出LVPECL信號時
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1630文章
21801瀏覽量
606357 -
lvds
+關注
關注
2文章
1046瀏覽量
66025 -
時鐘芯片
+關注
關注
2文章
253瀏覽量
39986 -
差分信號
+關注
關注
3文章
378瀏覽量
27786 -
LVPECL
+關注
關注
2文章
27瀏覽量
18005
發布評論請先 登錄
相關推薦
可否直接使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳？
原本打算使用FPGA的PLL輸出端口得到AD的輸入時鐘，但發現FPGA的時鐘輸出jitter過大（600ps）,遠大于得到優秀SNR所需的抖動水平
如圖為AD9233的推薦的
發表于 12-22 06:29
LMK00725是否支持LVDS或者LVPECL的差分交流耦合輸入呢？
您好，目前我正在使用LMK05318+LMK00725的方案進行≥10路的時鐘生成與FANOUT；前者LMK05318的LVDS與LVPECL輸出均為AC耦合，
而LMK00725手冊中
發表于 11-11 07:42
ADS5404可以使用LVDS或LVPECL的時鐘源頭嗎？
ADS5404的時鐘電平要求為如下：
這么高的標稱值該使用什么電平的時鐘芯片提供呢？LVDS和LVPECL的擺幅都應該達不到吧？
為什
發表于 12-13 07:42
請問高速AD差分時鐘驅動能使用LVPECL輸出的有源晶振交流耦合至AD的時鐘引腳嗎？
原本打算使用FPGA的PLL輸出端口得到AD的輸入時鐘，但發現FPGA的時鐘輸出jitter過大（600ps）,遠大于得到優秀SNR所需的抖動水平如圖為AD9233的推薦的
發表于 11-02 09:25
請問FPGA管腳是否具有電平判決功能將輸入的模擬時鐘信號判決為數字時鐘信號？
1.FPGA管腳是否具有電平判決功能將輸入的模擬時鐘信號判決為數字時鐘信號？2.單載波輸入，LVDS
發表于 12-20 09:31
ADCLK946是否可以直接給AD9739作為時鐘驅動LVDS
ADCLK946輸出為LVPECL，是否可以直接給AD9739作為時鐘驅動LVDS，在LVPECL轉至LVDS電路設計上有需要注意的么？目前
發表于 01-03 10:41
請問selectIO向導假設輸入時鐘是280MHz嗎？
lvds時鐘的時鐘。例如，SVGA的時鐘對頻率為40MHz，串行數據頻率為280MHz。但是selectIO向導假設輸入時鐘是280MHz
發表于 07-17 07:20
如何使用BLVDS或其他驅動Kintex LVPECL輸入的方法的信息？
我正在哀悼7系列設備上LVPECL支持的消亡。我有一個需要360MHz LVPECL輸入時鐘的DAC。 Kintex LVDS（247mV，min）不具備
發表于 07-19 14:43
如何在LVPECL、VML、CML、LVDS和子LVDS接口之間轉換
本文我們將回過頭來了解如何在 LVPECL、VML、CML、LVDS 和子 LVDS 接口之間轉換。系統當前包含 CML 與 LVDS 等各種接口標準。理解如何正確耦合和端接串行數據通
發表于 11-21 07:59
MAX9376 LVDS/任意邏輯至LVPECL/LVDS、
MAX9376 LVDS/任意邏輯至LVPECL/LVDS、雙路電平轉換器
概述
The MAX9376 is a fully differential
發表于 12-19 12:11
?1746次閱讀
獲得連接：LVPECL、VML、CML、LVDS 與子 LVDS 之間的接口連接
獲得連接：LVPECL、VML、CML、LVDS 與子 LVDS 之間的接口連接
發表于 11-04 09:52
?6次下載
使用DS314xx時鐘同步IC，具有1Hz輸入時鐘
本應用筆記介紹了ADI公司的DS314xx時鐘同步IC如何進行現場升級，以接受并鎖定至1Hz輸入時鐘信號。它還描述了在少數情況下需要1Hz時鐘監控功能和系統軟件支持。有了這些元件，使用DS314xx器件構建的系統就可以與1Hz和
CDCLVP111-SP具有可選輸入時鐘驅動器的低電壓1:10 LVPECL數據表
電子發燒友網站提供《CDCLVP111-SP具有可選輸入時鐘驅動器的低電壓1:10 LVPECL數據表.pdf》資料免費下載
發表于 08-20 09:15
?0次下載
CDCLVP111低壓1:10 LVPECL，內置可選輸入時鐘驅動器數據表
電子發燒友網站提供《CDCLVP111低壓1:10 LVPECL，內置可選輸入時鐘驅動器數據表.pdf》資料免費下載
發表于 08-21 11:37
?0次下載
工商網監
評論