進(jìn)制：可以是二進(jìn)制b，十進(jìn)制d，八進(jìn)制o，十六進(jìn)制h；

%(進(jìn)制）默認(rèn)為最大位寬

理解了這些，我們接著分析上邊的代碼：

$display("logic_vector=%d",logic_vector) 顯示的logic_vector默認(rèn)為最大位寬3

$display("bit_vector=%d",bit_vector) 顯示的logic_vector默認(rèn)為最大位寬3

$display("signed_vector=%d",signed_vector) 顯示的logic_vector默認(rèn)為最大位寬10

所以顯示結(jié)果 logic_vector=128；bit_vector=128；signed_vector= -128（中間空7個位寬）；如果想實(shí)現(xiàn)signed_vector= -128，可以修改代碼：$display("signed_vector=%0d", signed_vector)；%0表示按照實(shí)際位寬進(jìn)行解釋。

練習(xí)二

有符號數(shù)據(jù)與無符號數(shù)據(jù)轉(zhuǎn)換

代碼：

module vector_transfer1();
    byte signed_vector=8'b1000_0000;
bit[8:0]result_vector;


    initial begin
        result_vector=signed_vector;
        $display("@1 result_vector='h%x",result_vector);
        result_vector=unsigned'(signed_vector);
        $display("@2 result_vector='h%x",result_vector);
        end
endmodule

仿真結(jié)果：

練習(xí)三

數(shù)據(jù)截取

代碼：

module vector_transfer2();
    logic [3:0] x_vector=4'b111x;
    bit   [2:0] bit_vector;


    initial begin
    $fsdbDumpfile("vector_transfer2.fsdb");
    $fsdbDumpvars;
    end


    initial begin
    $display("@1 x_vector='b%b",x_vector);
    bit_vector=x_vector;
    $display("@2 bit_vector='b%b",bit_vector);
    end
endmodule

仿真結(jié)果：

練習(xí)四

隊(duì)列的基本用法

代碼：

module queue();
    int j=1,
        q2[$]={3,4},
        q[$]={0,2,5};

    initial begin
    $fsdbDumpfile("queue.fsdb");
    $fsdbDumpvars;
    end


    initial begin
    q.insert(1,j);
    $display(q);
    q.insert(3,q2[0]);
    $display(q);
    q.insert(4,q2[1]);
    $display(q);
    q.delete(1);
    $display(q);
    q.push_front(6);
    $display(q);
    j=q.pop_back;
    $display(j);;
    q.push_back(8);
    $display(q);
    j=q.pop_front;
    $display(j);
    foreach(q[i])
    $display(q[i]);
    q.delete();
    end
endmodule

仿真結(jié)果：

審核編輯：劉清