淺析clock gating模塊電路結構
ICG（integrated latch clock gate）就是一個gating時鐘的模塊，通過使能信號能夠關閉時鐘。常用場景：低功耗狀態下，關閉部分時鐘源；無毛刺時鐘動態切換等。
如圖所示為一款ICG電路結構圖，輸入時鐘為CK，輸出時鐘為ECK，E為使能信號，E為0表示關閉時鐘，ECK輸出為0。
結合波形圖和電路結構圖，可以看到：
當CK為0時，ECK 恒定為0， q值為E：如果E為1，則q為1，如果E為0，則q為0。
當CK為1時，ECK 恒定為q(n)，即對應的上一次CK為0時，鎖存的E值。 因此最終的效果就是，只要E配置成了0，那么ECK會在CK的下降沿跳變成0，隨后只要E保持為0，那么ECK一直為0。 當E從0跳變成1時，ECK會在CK的下一個上升沿跳變成1.
NOTE: 建議先將E輸入信號同步到CK時鐘域，這樣E的跳變會發生在CK上升沿附近，因此在CK處于低電平時，E已穩定，有足夠的時間驅動q值，使q達到標準電壓閾值，而不是介于0/1之間的電壓，從而保證了ECK的驅動能力。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
鎖存器
+關注
關注
8文章
908瀏覽量
41645 -
時鐘信號
+關注
關注
4文章
453瀏覽量
28666 -
標準電壓
+關注
關注
0文章
2瀏覽量
1333
原文標題：clock gating 模塊電路結構
文章出處：【微信號：IP與SoC設計，微信公眾號：IP與SoC設計】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
降低電路漏電功耗的低功耗設計方法
： 在電路中的某些模塊進入休眠或者空閑模式時，我們可以使用之前講過的Clock Gating技術來降低它們的動態功耗，但是無法降低它們的靜態功耗。而Power/Ground
clock-gating的綜合實現
在ASIC設計中，項目會期望設計將代碼寫成clk-gating風格，以便于DC綜合時將寄存器綜合成clk-gating結構，其目的是為了降低翻轉功耗。
淺析TVS管的結構特性
`<p> 淺析tvs管的結構特性 電網中的工頻過電壓、諧振過電壓及瞬態電壓，包括操作過電壓和雷電過電壓，這些危險浪涌能量無法泄放或吸收，而侵入電氣設備內部電路，就能
發表于 11-05 14:21
基于SCM算法為CPU電壓調節設計研究
。 CPU 低功耗技術很多，譬如時鐘門控技術（Clock gating ），電源門控技術（Power gating ）和動態電壓頻率調節技術（DVFS） 等。其中Clock
發表于 10-28 14:11
?0次下載
AND GATE的clock gating check簡析
一個cell的一個輸入為clock信號，另一個輸入為gating信號，并且輸出作為clock使用，這樣的cell為gating cell。
低功耗之門控時鐘設計
充分考慮，在綜合時(compile_ultra -gate_clock)即可自動mapping到clock gating結構上去。
ASIC的clock gating在FPGA里面實現是什么結果呢？
首先，ASIC芯片的clock gating絕對不能采用下面結構，原因是會產生時鐘毛刺
發表于 08-25 09:53
?1077次閱讀
SOC設計中Clock Gating的基本原理與應用講解
SOC（System on Chip，片上系統）設計中，時鐘信號的控制對于整個系統的性能和功耗至關重要。本文將帶您了解SOC設計中的一種時鐘控制技術——Clock Gating，通過Verilog代碼實例的講解，讓您對其有更深入的認識。
工商網監
評論