針對DFX設計,Vivado提供了命令report_pr_configuration_analysis,該命令會從設計復雜度、時鐘和時序等方面對其進行分析。使用該命令時,我們主要會用到其中3個選項:-complexity、-clocking和-timing。
選項-complexity聚焦在設計的資源使用情況,會給出指定RP下各RM的資源使用情況,同時給出各RM之間相比各種資源使用量的最大值,這需要用到選項-cells和-dcps。其中-cells指定RP的名字,而-dcps則會列出各RM所在的dcp文件。如下圖所示,Static列顯示了靜態區的資源利用情況,RP1 Max給出了RP1各RM相比各種資源使用量的最大值。這一點可從報告的第二部分進行驗證。報告的第二部分是對各RM資源利用情況的比較。
選項-clocking聚焦在時鐘的使用情況上。會給出各時鐘在靜態區和每個RM的負載個數,如下圖所示。
選項-timing聚焦在時序上,給出各RM和靜態區接口關鍵路徑時序,如下圖所示。
為了對各RM進行比較,使用report_pr_configuration_analysis時,要添加選項-cells和-dcps。由于該命令會逐次打開所有指定的dcp文件,所以會比較耗時,為此,確保每打開一個dcp,所要分析的條目全部執行。這里給出該命令的最佳使用方式,如下圖所示,即同時添加-complexity、-clocking和-timing這3個選項。
我們還可以用report_drc對DFX設計進行分析,如下圖所示,點擊Vivado左側導航欄的Report DRC后會彈出如下圖所示界面,確定勾選DFX。建議在綜合之后執行該命令,這樣可以盡早發現設計存在的問題。
對于DFX設計,所有configuration的靜態區應該是完全一致的,因為Parent Run一旦執行完畢,工具就會在布線層面鎖定靜態區供后續childrun使用。我們可借助命令pr_verify來驗證各configuration對應的靜態區是完全一致的,具體命令如下:
該命令生成報告如下:
審核編輯:湯梓紅
-
FPGA
+關注
關注
1630文章
21798瀏覽量
606065 -
命令
+關注
關注
5文章
696瀏覽量
22114 -
時序
+關注
關注
5文章
392瀏覽量
37430 -
dfx設計
+關注
關注
0文章
6瀏覽量
113
原文標題:DFX設計如何分析
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
招兼職dfx、dfm培訓講師
硬件電路設計中常見的DFX
簡述DFX理念與產品研發(一)
簡要分析DFX實施流程
HarmonyOS對DFX能力的要求
如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?
![如何在AMD Vivado? Design Tool中用工程模式使用<b class='flag-5'>DFX</b>流程?](https://file1.elecfans.com/web2/M00/CB/62/wKgaomYfJieAAFPHAAA-MHrvUEY986.png)
評論