在线观看www成人影院-在线观看www日本免费网站-在线观看www视频-在线观看操-欧美18在线-欧美1级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何可靠、快速、自動地驗證處理器硬件

阿卡思微電子 ? 來源:阿卡思微電子 ? 2023-11-16 12:29 ? 次閱讀

你是否會遇到以下問題:bug可能比較微妙,不直觀,無法手動推斷;或者在被觀察到之前就被激活很久了,傳統的模擬設計需要花很長時間自動;驗證工作量隨著設計復雜性的增加而增加,人工推理和手動編寫屬性不再可行,等等。目前驗證CPU的主流方法,如HW Testbench,

Universal Verification Methodology (UVM),

SW Testbench, Property Checking,

這些現有方法具有范圍受限、仿真較慢、long bug traces、需要手動編寫test的特點。

那么,如何可靠、快速、自動地驗證處理器硬件,并且生成bug trace?

NO.1

形式化驗證的開展基于形式化規范和自動推理。其中形式化規范是指通過形式化語言將DUV和待證明的屬性建模成形式化模型,自動推理是指通過嚴格的數學方法來推導DUV和待證明屬性規范之間的邏輯關系,通常是證明DUV的形式化模型能滿足所有形式化屬性規范。

形式化驗證的基本步驟:

系統建模:把系統轉換為能被模型檢測工具所接受的形式。這是模型檢測的首要步驟,構建系統模型時為了提高驗證過程的效率及可行性需要將和要驗證的屬性無關的細節抽象掉,僅保留與此相關的細節,這是一個比較簡單但通常會比較繁瑣的過程。

形式化規范:在對模型進行驗證之前以邏輯公式的形式給出待驗證的屬性。命題時態邏輯能夠表達出系統的行為如何隨著時間而發生變化,因而通常被用來描述規范。一條規范只是描述了系統某一個屬性,一組規范是否覆蓋了系統需要滿足的所有屬性一直是個開放問題。規范開發的人力投入也是長期困擾形式驗證的問題。

形式化驗證:模型檢測工具對輸入的模型的狀態空間進行搜索來確定輸入的規范是否為真,為真表示模型滿足規范;為假則表示模型不滿足規范,此時會給出一個反例來說明規范為假的原因。

NO.2

QED(快速錯誤檢測)是一種識別錯誤的方法(主要在處理器中,但也可用于其他組件),它將一組原始測試轉換為QED檢查。這涉及到將寄存器文件分成兩部分,其中一半用于原始指令,另一半用于重復的指令序列,原始序列和復制序列都以相同的順序執行相同的指令,但它們是交錯的,在原始指令序列和復制指令序列完成后,寄存器文件的兩部分應該匹配。

根據經驗,與傳統技術相比,這種方法可以將bug trace的長度減少多達6個數量級。

Bounded Model Checking(BMC)用于驗證有限狀態模型的正確性。它通過遍歷有限長度的路徑來檢查模型是否滿足給定的性質。

SQED基于BMC進行符號運算搜索所有指令序列組合。這為我們提供了一種無需編寫測試就可以驗證處理器的方法,也不需要提供任何手寫屬性,只依賴于SQED檢查。是對傳統的形式驗證方法的突破。

NO.3

基于SQED的指令集形式驗證具有如下特點

全自動驗證:Symbolic Instructions + Self-Consistency Checking,不需要開發屬性集。

高覆蓋率:BMC工具搜索給定深度的所有指令序列。

最簡bug復現:BMC工具自動生成從復位狀態到bug site的最短路徑。

借助AveMC高性能形式驗證平臺,AveMC/SQED組合為芯片設計指令集驗證提供了全新的驗證解決方案。

NO.4

AveMC在開源RISC-V上的SQED驗證過程: 給定RISC-V核的RTL實現和ISA SPEC,從ISA SPEC中自動解析生成QED Module(一個新的RTL),將原有的RISC-V核和QED Module連接起來。這里AveMC就可以直接進行驗證了。

4b6fc474-8433-11ee-939d-92fbcf53809c.png

指令集形式驗證是芯片設計驗證中的新興方向,在RISCV和AI/ML硬件加速芯片的驗證中得到越來越廣泛的應用。SQED是指令集形式驗證領域的新興工具,它通過完全自測試的特性解決了驗證屬性開發的低效和覆蓋率問題。在上海阿卡思微電子技術有限公司形式驗證平臺AveMC上,SQED得到了成功的實現。與開源形式驗證工具相比,AveMC/SQED不僅提升了驗證速度,還能發現其他工具無法發現的bug。

上海阿卡思微電子技術有限公司由硅谷回國的資深電子設計自動化(EDA)專家于2020年在上海張江高科技園區設立,旗下子公司成都奧卡思微電科技有限公司于2018年在成都高新區創立,公司聚集國際知名EDA公司和芯片設計公司具有多年研發經驗的尖端人才,基于形式化方法為邏輯芯片設計和工控軟件等提供驗證工具及咨詢服務,憑借在形式化方法領域深厚的技術積累及深入的產品實踐,公司已推出系列商用性能優異的驗證工具,服務于復雜芯片設計及通用設計流程,獲得多個標桿客戶的采購使用。在研產品及應用包括高階等價驗證、功能安全等,覆蓋數字信息、智能硬件、航空航天、人工智能等行業需求。公司將最新的EDA技術與本土用戶需求相結合,服務于中國集成電路自主可控設計;將產品開發與數字產業趨勢相結合,服務于中國技術創新與技術趕超;將技術推廣與產品優化相結合,服務于海內外需求市場。致力于成為國內領先的形式化技術開發與服務商。

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    10905

    瀏覽量

    213032
  • 芯片設計
    +關注

    關注

    15

    文章

    1028

    瀏覽量

    55010
  • 指令集
    +關注

    關注

    0

    文章

    227

    瀏覽量

    23447
  • RISC-V
    +關注

    關注

    45

    文章

    2324

    瀏覽量

    46603

原文標題:基于AveMC/SQED的RISC-V指令集驗證,芯片設計驗證領域的一個新興方向

文章出處:【微信號:gh_ca7d2d1f4371,微信公眾號:阿卡思微電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    驗證RISC-V處理器的安全性

    驗證處理器的安全性已成為現代電子系統設計中必不可少的步驟。用戶希望確保他們的消費類設備不會被黑客入侵,并且他們的個人和財務數據在云中是安全的。有效的安全驗證涉及處理器
    的頭像 發表于 03-16 10:47 ?9772次閱讀
    <b class='flag-5'>驗證</b>RISC-V<b class='flag-5'>處理器</b>的安全性

    面向多核處理器的低級并行程序驗證

    面向多核處理器的低級并行程序驗證要 隨著多核處理器的廣泛使用以及人們對軟件提出了更高的可靠性要求,多核并行程序驗證的重要性日益凸顯。本文提出
    發表于 10-06 09:56

    基于處理器硬件系統的電機控制設計實驗室

    BeInMotion,BeMicro SDK電機控制設計實驗室。您將構建基于處理器硬件系統并在其上運行軟件。您將看到使用Qsys和Nios II EDS構建電機控制系統以快速簡便地配置和集成預先
    發表于 05-19 09:30

    電腦的處理器可以更改嗎?處理器硬件嗎?

    電腦的處理器可以更改嗎?處理器硬件嗎?還是芯片?
    發表于 03-15 10:26

    基于驗證庫的微處理器指令集驗證方法

    指令集作為微處理器軟件和硬件的分界線在計算機體系結構中占有重要地位。測試程序自動生成(RTPG)是微處理器指令集驗證的主要方法之一。該文比較
    發表于 03-28 10:01 ?8次下載

    Tensilica如何驗證處理器核心

    Tensilica 如何驗證處理器核心Tensilica 公司供稿由于半導體廠商不斷地將摩爾定律往前推進,系統單芯片(SoC)設計正陷入混亂的驗證泥潭。驗證工作在百萬門SoC 設計中所
    發表于 12-19 08:26 ?10次下載

    通用處理器設計中硬件仿真驗證

    基于動態的RTL仿真依然是驗證超大規模集成電路的主要方法 在使用動態仿真方法對通用微處理器這樣大規模的設計進行功能驗證時仿真速度成為了瓶頸#通常的解決方案是使用:.? 進行硬
    發表于 06-28 17:09 ?40次下載
    通用<b class='flag-5'>處理器</b>設計中<b class='flag-5'>硬件</b>仿真<b class='flag-5'>驗證</b>

    基于OVM的32位微處理器驗證吳勇昊

    基于OVM的32位微處理器驗證_吳勇昊
    發表于 03-17 08:00 ?3次下載

    Stellaris處理器硬件設計參考

    Stellaris處理器硬件設計參考
    發表于 10-13 09:09 ?6次下載

    基于面向i.MX應用處理器可靠架構

    基于面向i.MX應用處理器可靠架構
    發表于 10-31 14:07 ?7次下載
    基于面向i.MX應用<b class='flag-5'>處理器</b>的<b class='flag-5'>可靠</b>架構

    快速開發基于Blackfin處理器的視頻應用

    快速開發基于Blackfin處理器的視頻應用: 如何利用享有全面技術支持的硬件和軟件模塊,快速開發能夠在Blackfin處理器上運行的視頻應
    的頭像 發表于 06-06 04:45 ?3522次閱讀

    英特爾至強處理器和Xeon Phi協處理器集群的性能驗證

    性能驗證-ON-Intel的Xeon的處理器和Xeon的PHI-協處理器
    的頭像 發表于 11-07 06:36 ?3960次閱讀

    關于RISC-V 處理器驗證的問題

    處理器驗證是一個全新的領域。我們知道 Arm 和 Intel 對處理器質量的期望設置了很高的標準。在 RISC-V 中,我們必須嘗試并遵循這一點。
    發表于 03-22 15:19 ?623次閱讀

    基于形式驗證的高效RISC-V處理器驗證方法

    隨著RISC-V處理器快速發展,如何保證其正確性成為了一個重要的問題。傳統的測試方法只能覆蓋一部分錯誤情況,而且無法完全保證處理器的正確性。因此,基于形式驗證的方法成為了一個非常有前
    的頭像 發表于 06-02 10:35 ?1447次閱讀

    利用先進形式驗證工具來高效完成RISC-V處理器驗證

    在本文中,我們將以西門子EDA處理器驗證應用程序為例,結合Codasip L31這款廣受歡迎的RISC-V處理器IP提供的特性,來介紹一種利用先進的EDA工具,在實際設計工作中對處理器
    的頭像 發表于 07-10 10:28 ?602次閱讀
    利用先進形式<b class='flag-5'>驗證</b>工具來高效完成RISC-V<b class='flag-5'>處理器</b><b class='flag-5'>驗證</b>
    主站蜘蛛池模板: 欧美成人性色xxxxx视频大 | 日韩免费精品一级毛片 | bt天堂资源种子在线 | 精品成人在线 | 欧美视频精品一区二区三区 | 亚洲色啦啦狠狠网站 | 亚洲三级在线 | 久久国内精品视频 | 在线国产播放 | 特级毛片aaaa级毛片免费 | 中文字幕天堂 | 亚洲欧洲色天使日韩精品 | 在线免费观看一级片 | 色www 永久免费网站 | 天堂免费在线视频 | 大黄网站色多多 | 麦克斯奥特曼在线观看 | www.婷婷| 亚洲欧洲第一页 | 亚洲黄色一区 | 四虎黄色 | 视频一二三区 | 国产三级在线视频观看 | 韩国三级精品 | 午夜视频入口 | 色视频在线观看在线播放 | 波多野结衣三个女人蕾丝边 | 国产一区美女 | 国产高清一区二区三区 | 国产xxxxxx久色视频在 | 四虎影院免费网址 | 黄网站色 | 四虎永久免费网站 | 国产成人精品怡红院 | 最新午夜| 轻点灬大ji巴太粗太大了小说 | 毛片不卡一区二区三区 | 久久99热精品免费观看无卡顿 | 91精品国产亚洲爽啪在线影院 | 色爱综合网 | 1024你懂的国产日韩欧美 |