最近接觸到TSMC的后端流程，其中關(guān)于基本單元的文件中提到了關(guān)于建立時(shí)間和保持時(shí)間的測(cè)量方法，現(xiàn)記錄一下自己的理解，目前我還是學(xué)生知識(shí)儲(chǔ)備有限，如果有不對(duì)還請(qǐng)同行們指正。

文件提到兩種setup/hold測(cè)量方式：10% push-up和pass/fail，按照TSMC說(shuō)法，前者會(huì)更樂觀一些，因此如果是采用前者（10% push-up）的測(cè)量方式得到建立時(shí)間和保持時(shí)間，需要十份小心時(shí)序裕量是否足夠，最好人為添加margin。

以下為自己的理解：

10% push-up方式

在上圖的reg-reg時(shí)序路徑，關(guān)于紅色信號(hào): tsetup是為人為控制的值，通過調(diào)節(jié)該值測(cè)量建立保持時(shí)間；tpd(FF)為clock到Q的延時(shí)，該值會(huì)隨著D端信號(hào)的穩(wěn)定時(shí)間的減小而增加； tpd(comb)是組合邏輯延時(shí)，為固定值。三個(gè)時(shí)間相加就是該路徑能運(yùn)行的最快頻率。

tcycle = tpd(FF) + tpd(comb) + tsetup

上圖中，x軸為人為控制的tsetup，y軸為clock到Q的延時(shí)tpd(FF)，當(dāng)人為給定的tsetup很大時(shí)，tpd(FF)時(shí)間近似等于STA的時(shí)間，隨著tsetup時(shí)間越來(lái)越小，D端的數(shù)據(jù)穩(wěn)定時(shí)間會(huì)“越來(lái)越短”，因此tpd(FF)的時(shí)間會(huì)增加（個(gè)人理解是因?yàn)閬喎€(wěn)態(tài)導(dǎo)致D端的數(shù)據(jù)不能穩(wěn)定到固定的值），當(dāng)tpd(FF)增加到原來(lái)的110%時(shí)，這時(shí)給的tsetup就會(huì)被認(rèn)為是建立時(shí)間set up time。

pass/fail方式

而pass/fail是通過調(diào)整認(rèn)為給定的setup/hold，去看輸出Q端的電壓波動(dòng)，當(dāng)電壓波動(dòng)超過10%的臨界點(diǎn)，就被認(rèn)為是建立時(shí)間/保持時(shí)間。

審核編輯：黃飛