天線效應，或者說它的全稱工藝天線效應（PAE，process antenna effect），是一種芯片制造過程中產生的效應。

我們后端設計時也必須嚴格遵守相應的天線效應的rule，否則可能會發生MOS管的損壞，以至于影響良率。今天就來簡單說一說什么是天線效應，以及消除的辦法有哪些。

要想理解antenna，必須了解金屬層是如何制造的?，F代工藝采用了一種叫離子刻蝕的方法，在制造每一層metal layer的時候，會先在這個layer上鋪滿金屬，而后通過離子刻蝕去掉不要的部分，留下來的就是我們畫的net走線了。

然而離子刻蝕的時候空間中會出現大量的電荷，這些電荷就會附著在金屬表面，電荷量的多少與金屬面積正相關?，F在金屬的厚度一般都要大于金屬的寬度，相應的金屬線側邊會聚集更多電荷。

這些net就如同天線一樣吸收著空間中的電荷，如果這根net連接到MOS管的柵極，如果電荷過多就有可能擊穿柵氧化層，造成MOS管損壞。

請注意一點，天線效應僅僅發生在制造過程中，因為制造完畢的芯片MOS的柵極一定有一個driver，也就是說會連到某一個source/drain上。

如果真的一條net大量存在電荷，這些電荷也會優先從源漏泄掉，不管是pn結正向導通還是反向擊穿，其產生條件都沒有擊穿柵氧化層苛刻。

為了量化天線效應的影響，我們引入了天線效應比率的概念，它又分成局部天線效應比率和累積天線效應比率。局部天線效應比率指的是某一層金屬的面積比上與他相連的柵的面積，這個比率越大，造成擊穿的可能性就越高。

累積天線效應比率指的是所有產生天線效應金屬層的局部天線效應比率之和。一般我們的antenna rule就會根據這兩個比率來定，后端在繞線的時候要注意天線效應比率不能超過rule定的spec。

如果發生antenna violation，要怎樣消除呢？一般有兩種方法：第一是叫跳層法，說的是把原本很長的一段net打斷，在中間打via連到上層或下層，然后再打via連回來。這樣在計算天線效應比率的時候就能少算金屬層的面積，進而消除violation。

第二種方法是在發生violation的net與地之間插入diode，這樣聚集的電荷就會優先走diode這條路，就避免損壞MOS管。

這兩種方法都有一定缺點，第一種方法會產生更復雜的繞線，并且會影響原net的timing等，而第二種方法產生更復雜繞線的同時還要加入額外的器件，cell density比較高的情況下就更難擺放。