如何取出Virtuoso仿真結果的頻譜分量
很多仿真結果都可以生成頻譜分量，如電壓，功率等。具體要取出某個仿真結果的某個頻譜分量，比如功率的基波，還是要看結果對應的函數的幫助文檔，一般來說，函數里的harmonic list參數就是決定頻譜分量的，默認是nil，可以給出所有的頻譜分量。取出基波分量可以用于后續的計算，比如計算效率。
比如pvi(“hb” "/RFin" "/RFout" "/V1/PLUS" "/V2/PLUS" 1) 這就是取出基波的分量。
vh是仿節點電壓的頻域函數，一般是vh('pss "/vload"）,harmonic list默認為nil, 出來的所有諧波是幅度表示。你可以選為基波，vh('pss "/vload" 1），這樣出來的電壓是復數，可以表示幅度和相位，前面加個mag就和用nil是一樣的了，mag(vh('pss "/vload" 1）)。
再舉個例子，比如pn('pnoise 1000000)，就是取出1MHz的phase noise，可以用來算FoM值。
審核編輯：黃飛
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
電壓
+關注
關注
45文章
5686瀏覽量
117144 -
頻譜
+關注
關注
7文章
893瀏覽量
46243 -
函數
+關注
關注
3文章
4365瀏覽量
63938
發布評論請先 登錄
相關推薦
熱點推薦
spectre和hpeesofsim仿真直流電壓結果不同
采用了virtuoso和ADS的聯合仿真，在ADS中優化然后再virtuoso中輸入變量檢查結果。
結果在替換過程中突然發現替了一個負反饋的
發表于 01-21 16:00
virtuoso版圖設計問題
大家好，本人剛入ic行，這幾天用virtuoso畫版圖在LVS檢測過程中出現了如圖所示的報錯，有沒有哪位大神知道怎么改，麻煩賜教，很急謝謝！
發表于 07-25 17:17
virtuoso仿真出現ERROR (OSSHNL-514)，該怎么解決？
errors and regenerate the netlist....unsuccessful.Virtuoso 6.17 仿真出現如上錯誤，原理檢查只是出現警告，請問這要怎么解決？謝謝`
發表于 07-17 20:43
virtuoso仿真
or subcircuit, `nmos_6p0'. Either include the。。。。仿真前需要設置model libraries，這個怎么設置啊。我用的是virtuoso 6.1.7
發表于 07-19 20:16
基于Virtuoso平臺的單片射頻收發系統電路仿真與版圖設計
系統的需要，進而評估每個實際模塊對系統性能的影響。基于Virtuoso Spectre／SpectreRF的電路模塊仿真設計基于上述的行為仿真結果和指標分配
發表于 11-26 10:56
頻譜基礎
。tr相關的分量因tr延遲而從更低的頻率開始衰減。下面匯總了每種情況的結果。總而言之，當頻率較低且上升/下降較慢時，頻譜會衰減。從EMC的角度來看，也就是頻譜的振幅較低時更有利。①頻率
發表于 12-05 10:05
virtuoso中進行CMOS反相器和靜態寄存器的電路設計
這篇博客記錄一下virtuoso中進行CMOS反相器和靜態寄存器的電路設計以及功能仿真，適合入門。還做了版圖設計，但是自己對原理不是不清楚，在此就不記錄了。virtuoso電路設計環境基本教學一
發表于 11-12 06:28
簡單的直接擴展頻譜通信系統仿真分析
仿真，并進行仿真結果的觀測和分析，已經成為通信工作者的一個迫切技術需求。本文通過對擴展頻譜技術的理論及直接擴展頻譜系統的構成和工作原理的闡述
發表于 12-12 14:12
?2669次閱讀
WillSemi采用的Cadence Virtuoso定制IC設計平臺有哪些優點？
采用Virtuoso電路原理圖編輯器與Virtuoso版圖套件將總周轉時間縮短30-50%：Virtuoso電路原理圖編輯器內置種類齊全的的，用于各種仿真的，定義明確的元件庫，可以加快
發表于 08-08 18:11
?1608次閱讀
將電磁波分析成正弦波分量，并按波長排列這些分量的結果叫什么？
頻譜是“將電磁波分析成正弦波分量，并按波長排列這些分量的結果” 也就是“把具有復雜成分的東西分析成簡單的成分，并按特征量的大小排列這些成分……”。這是一個比較實際的解釋，但仔細考慮后，
Candence Virtuoso進行基本的電路設計
這篇博客記錄一下virtuoso中進行CMOS反相器和靜態寄存器的電路設計以及功能仿真，適合入門。還做了版圖設計，但是自己對原理不是不清楚，在此就不記錄了。virtuoso電路設計環境基本教學一
發表于 11-07 10:21
?49次下載
如何在Virtuoso界面集成Calibre接口呢？
Siemens的Calibre是業內權威的版圖驗證軟件，被各大Foundry廠廣泛認可。用戶可以直接在Virtuoso界面集成Calibre接口，調用版圖驗證結果數據，使用起來極為方便。
工商網監
評論