傳統帶隙電壓基準

圖1(來源于《模擬CMOS集成電路設計(英文第2版)》)

傳統的帶隙電壓基準如圖1所示，雙極型晶體管基極-發射極電壓差ΔVBE具有正溫度系數，而雙極型晶體管基極-發射極電壓VBE具有負溫度系數，如果將兩個電壓進行相加，理論上就可以通過設計合適的參數實現零溫度系數電壓，如圖2。具體可以參考拉扎維模集的第12章的內容。

圖2(來源于公開資料）

圖1電路輸出電壓為：

其中當ln n (1+R2/R3 )約等于17.2時可以實現輸出電壓Vout的零溫度系數。于是該電路有雙極型晶體管不同的電流密度比例n以及R2、R3電阻的阻值3個設計因子。

全CMOS帶隙電壓基準

與利用雙極型晶體管的基極-發射極電壓差ΔVBE、基極-發射極電壓VBE實現正負溫度系數抵不同，全CMOS帶隙電壓基準利用了增強型MOS與耗盡型MOS閾值電壓不同的原理來實現電壓基準。MOS的閾值電壓均呈現負溫度系數，但增強型MOS的閾值電壓>0，耗盡型MOS的閾值電壓<0。

圖3

如圖3，其中M1、M2為耗盡型MOS，處于常開狀態，此支路必然導通，設電流為 I ，則I 可以表示為 (其中VT(depletion)為耗盡型MOS的閾值電壓、μD為耗盡型MOS的電子遷移率) ：

其中M3為增強型MOS，假設使M3通過的電流也為I ，那么其柵源電壓可以表示為(其中 VT(enhance)為增強型MOS的閾值電壓、μE為增強型MOS的電子遷移率)：

還可以寫為：

基準電壓為：

而MOS的閾值電壓以及電子遷移率都會隨溫度變化，可以寫為以下關系(其中β1為MOS閾值電壓的溫度系數、β2為電子遷移率的溫度系數，T0為常溫)：

把這兩個關系式代回VREF的表達式中，或者代回VGS3計算量更小一些，并對溫度T求導，再令其為零。可以自己試著推導一下，公式太長懶得敲了，就只把結論給出來叭，M1與M3的尺寸關系需滿足(其中β1E 、β2E為增強型MOS的閾值電壓溫度系數和電子遷移率溫度系數，β1D 、β2D為耗盡型MOS的閾值電壓溫度系數和電子遷移率溫度系數)：

結束語

突然覺得學模擬真的很難，之前總覺得看完了拉扎維的模集自己好像沒什么東西學了，但現在發現并不是這樣。拉扎維老先生的模集真的是一本圣經！可以說早上看跟晚上看有不一樣的收獲、同男生一起看跟同女生一起看有不一樣的收獲甚至吃飯看跟上廁所看也有不一樣的收獲，哈哈哈。所以感覺一方面要多讀幾遍，另一方面模擬集成電路有意思的電路真的很多，拉扎維老先生也不可能把所有的東西全寫上去(都已經幾百頁厚了你還想怎么樣?)，所以說還要讀各種各樣的文章，堅持下去就好了，總有一天會派上用場。