A Single-Trim CMOS Bandgap Reference With a 3δInaccuracy of 0.15% From 40C to 125C

概述：

1、為了消掉process偏差導(dǎo)致的每片chip的偏差，需要使用trim技術(shù)對(duì)每片進(jìn)行單獨(dú)的校準(zhǔn)

2、bandgap中process的偏差一般是線(xiàn)性的，可以通過(guò)單點(diǎn)校準(zhǔn)來(lái)上下調(diào)節(jié)曲線(xiàn)的縱坐標(biāo)進(jìn)行校準(zhǔn)

3、Bandgap中的運(yùn)放offset偏差是非線(xiàn)性的，不能通過(guò)單點(diǎn)校準(zhǔn)來(lái)消除

4、通常要降低運(yùn)放的offset偏差可以使用bipolar充當(dāng)輸入對(duì)管，也可以使用大尺寸的MOS對(duì)管

前者的匹配性比較好但是需要bicmos工藝；后者在犧牲面積的情況下可以減小MOS對(duì)管的offset

5、運(yùn)放的offset還可以通過(guò)添加調(diào)零電路和chopper電路來(lái)實(shí)現(xiàn)

前者會(huì)導(dǎo)致輸出不連續(xù)同時(shí)增加運(yùn)放的低頻噪聲；后者會(huì)使用時(shí)鐘，增加動(dòng)態(tài)功耗，同時(shí)帶來(lái)高頻下的ripple，需要大的濾波電容來(lái)減小ripple

6、VBE的溫度特性是輕微非線(xiàn)性的（二階非線(xiàn)性），需要使用曲率補(bǔ)償減小該溫度特性

Bandgap原理：

通過(guò)運(yùn)放將VBEQ1鉗位到R2上端，使得R2上電壓壓降為ΔVBE=VBEQ1-VBEQ2=VT*lnN，流過(guò)R1/R2支路的電流相等（R1/R2兩端電壓差值相等），則VBG表達(dá)式如公式(1)所示

Bandgap常用電路及誤差分析：

實(shí)際bandgap電路如(a)所示，該架構(gòu)中M1/M2存在失配，為了減小失配的影響，一般采用(b)架構(gòu)，主要是利用R1A/R1B（電阻大，數(shù)量多，匹配度高）之間的失配比M1/M2小得多這個(gè)原理

Bandgap中的誤差：

線(xiàn)性誤差：a、三極管飽和漏電流IS的偏差 b、電阻的偏差 c、電阻mismatch

以上的線(xiàn)性誤差可以通過(guò)trimming進(jìn)行單點(diǎn)消除

非線(xiàn)性誤差：

a、運(yùn)放的失調(diào)電壓offset -- 使用chopper電路

b、三極管的VBE電壓 -- 使用曲率補(bǔ)償電路

Trimming原理：

VBG = VBEQ1 + IPTAT*R1A + 2*IPTAT*(R3+RT)，其中IPATA=VT*ln8/R2

調(diào)節(jié)RT的阻值，就能使得VBG的電壓上升或者下降，此時(shí)VBG溫度曲率不發(fā)生改變(IPTAT未被處理)

此處修改：RT的阻值改變不僅會(huì)影響B(tài)G的溫度特性（RT直接影響IPTAT的系數(shù)）還會(huì)影響B(tài)G的DC電平，此處涉及到兩種校準(zhǔn)目標(biāo)：

1、不關(guān)心VBG曲線(xiàn)的上下移動(dòng)，當(dāng)不同PV下，溫度曲線(xiàn)會(huì)呈現(xiàn)不同的正溫、負(fù)溫特性（PVT仿真仿一仿就知道了）

此時(shí)需要兩點(diǎn)校準(zhǔn)：在0℃和80℃下（此處取值為假設(shè)）分別測(cè)量到VBG輸出電壓1.12V和1.18V，得到正溫斜率，則按照編程code位控制減小RT值，可以調(diào)節(jié)溫度特性變?yōu)樗?/p>

2、不關(guān)心調(diào)節(jié)RT對(duì)溫度特性的影響，只需要單點(diǎn)校準(zhǔn)，在室溫27℃下，測(cè)量得到兩片die，一片1.12v，一片1.25v，則前一片RT增大，后一片RT減小，使得VBG調(diào)整到1.2V

假設(shè)27℃下VBG隨PV會(huì)發(fā)生40mV的上下總偏差，電阻RT變化范圍設(shè)計(jì)20kohm，要想得到至少0.5mV的調(diào)節(jié)精度，則至少需要7BIT編程調(diào)節(jié)，得到40mV/(2^7)=0.3125mV的調(diào)節(jié)精度

VBE曲率補(bǔ)償原理：

VBE非線(xiàn)性表達(dá)式如(6)所示，當(dāng)三極管輸入零溫漂電流時(shí)，α=0；當(dāng)輸入為PTAT電流時(shí)，α=1

如上圖左所示，Q1路流入PTAT正溫電流，Q3路流入ZERO零溫漂電流，則根據(jù)等式(7)(9)有：

Vvc = VBEQ3 - VBEQ1 = VT*ln(T/T0)

則上圖右所示的實(shí)際電路中有：

Ibg/2 = Ipata+Ivc = VT*lnN/R2 - (-Vvc/R5)=VT*lnN/R2+VT*ln(T/T0)/R5

VBG = VBEQ1+R1*(Ibg/2)+(R3+RT)*Ibg =VBEQ1+(R1+2R3+2RT)/R2*VT*lnN+(R1+2R3+2RT)/R5*VT*ln(T/T0)

其中兩個(gè)綠色部分VBEQ1中存在的-(η-1)*VT*ln(T/T0)非線(xiàn)性項(xiàng)和(R1+2R3+2RT)/R5*VT*ln(T/T0)項(xiàng)，可以通過(guò)電阻比例的合適取值抵消掉 →(R1+2R2+2RT)/R5=(η-1) η通常取4

最終的VBG=VBEQ0*(T/T0)+(R1+2R3+2RT)/R2*VT*lnN，無(wú)二階非線(xiàn)性項(xiàng)存在

審核編輯：黃飛