共讀好書

---

馬力 項敏 石磊 鄭子企

（通富微電子股份有限公司）

摘要：

高性能計算、人工智能等應用推動芯片的技術節點不斷向前邁進，導致設計、制造的難度和成本問題凸顯，針對這一問題，Chiplet 技術應運而生。Chiplet 技術是將復雜的系統級芯片按 IP 功能切分成能夠復用的“小芯片 （ 芯粒 ） ”，然后將執行存儲和處理等功能的小芯片以超高密度扇出型封裝、2.5D 和 3D 高端性能封裝進行重新組裝，以實現高性能計算對高帶寬、高性能的要求。介紹了上述封裝的多樣化形式和通信協議，分析其重要的電連接結構與工藝難點，及其在可靠性方面的一些問題。

1 引言

高性能計算、人工智能、5G 通信、數據中心和云計算的快速發展使芯片的技術節點不斷向前推進，單顆芯片上集成的晶體管數目已超過百億級。與此同時，將更多功能集成在單顆芯片的難度不斷增大，設計與制造的成本不斷上升。與 90 nm 技術節點相比，3 nm技術節點的投資成本增加了 35~40 倍，僅英特爾（Intel）、臺積電（TSMC）和三星（Samsung）3 家頭部企業參與其中。5 nm 技術節點的設計成本超過 5 億美金，約是 28 nm 的 10 倍 [1] 。為解決上述問題，出現了Chiplet 概念。

Chiplet 作為一種設計概念，指將單顆集成復雜功能的片上系統級芯片（SoC）離散成多顆特定功能的小芯片（Chiplet，又稱“芯粒”），再采用封裝技術將其整合在一起，構成多功能的異構系統級封裝（SiP），以持續提高器件算力，縮短產品開發周期，提升產品良率，降低整體成本 [2] 。近年來，受限于高端設備和材料的能力等，以 Chiplet 方式將處理芯片與存儲芯片封裝集成的技術越來越重要。目前，TSMC、Intel、Samsung 等均已發布相關產品，通過高密度（≥16 /mm 2 ）和窄節距（≤130 μm）的輸入 / 輸出接口（I/O）為處理芯片與存儲芯片提供定制化的封裝，以應對高性能計算、人工智能、數據處理等前沿行業的要求 [3-5] 。市場研究公司 Yole 根據產品的終端應用特點，將為追求最優計算性能而采用的先進封裝平臺技術歸類為高端性能封裝，高端性能封裝主要包括超高密度扇出型封裝（UHD FO）、嵌入硅橋技術、2.5D 硅轉接板技術、3D 存儲堆疊和混合鍵合技術 [6] 。2021—2026年，全球封裝市場總額預計將達到 960 億美元，復合年增長率保持在 3.8% [7] 。同時，先進封裝的營收將超過傳統封裝。而以 FO、2.5D 和3D 封裝為代表的高端性能封裝，在人工智能、5G 通信和高性能計算等產業的推動下，其復合年增長率將超過 10%，呈現高速增長的態勢。

本文介紹了高端性能封裝的主要技術形式，剖析了其結構的特點，分析了其在設計、工藝和可靠性測試方面所面臨的挑戰。

2 高端性能封裝的結構

高端性能封裝主要以追求最優化計算性能為目的，其結構主要以 UHD FO、2.5D 和 3D 先進封裝為主。在上述封裝結構中，決定封裝形式的主要因素為價格、封裝密度和性能等。

由 TSMC 在先進封裝上的主要業務可知，推動高端性能封裝的主要項目為高性能計算與高帶寬存儲，其代表結構為基于硅轉接板的芯片在晶圓基板上的封裝（CoWoS@-S），是一種典型的 2.5D 封裝結構 [8] 。該結構將處理芯片和存儲芯片平鋪在硅轉接板上，采用線寬 / 線間距為 0.4 μm /0.4 μm 的金屬布線將其互連。TSMC 突破光罩對硅轉接板面積的限制，結合集成芯片的數量，制定了其在 2.5D 封裝上的發展路線。Intel 和 Samsung 在 2.5D 封裝上，也具有類似的封裝結構 [9] 。對于 2.5D 封裝而言，硅轉接板可提供亞微米級高密度布線，能夠顯著提升多芯片的組裝密度。隨著高帶寬存儲芯片的數據傳輸效率逐步提升，采用2.5D 封裝連接存儲芯片和處理器芯片將成為主流的選擇。然而，硅轉接板采用前道晶圓制造的設備和工藝，制作成本相對昂貴。為此，一些企業在 FO 封裝的基礎上進一步深耕，開發出多樣化的結構，以滿足一些稍低端產品的需求。

FO 通過晶圓重構技術，將多顆相同或不同的芯片靈活組合起來，以實現多芯片集成的目的。在此基礎上，FO 采用高密度布線有機層、硅橋和高速基板等來提升器件的性能，衍生出了 2D、2.1D、2.2D 和 2.3D封裝結構 [10-11] ，以實現超高密度 I/O 的連接。由于 FO主要采用高分子材料來制造芯片間的微米級布線，其自身的線寬 / 間距的尺寸極限也相對明顯。為進一步縮小 FO 封裝的布線尺寸，新的設備與材料有待開發，同時，封裝成本也將大大提高。因此，FO 封裝主要應用在性能相對較低的存儲器與處理器芯片上。

在高端性能封裝中，處理芯片和存儲芯片對高帶寬、低延遲有嚴格的要求，3D 封裝是最理想的方案。目前，常見的 3D 封裝結構為存儲芯片間垂直互連以及存儲芯片與邏輯芯片間的連接。在上述結構中，除采用微凸點的芯片堆疊（C2C）和晶圓上芯片（C2W）工藝外，基于硅通孔和混合鍵合（HB）的無凸點工藝實現了異構異質芯片間的最短距離互連，將器件性能提至最優，其投資成本也最高 [12-13] 。預計在 2023 年，TSMC 采用 HB 的集成芯片系統封裝（SoIC）將率先實現量產。

隨著高端性能封裝技術的發展，不同維度封裝結構間的界限將變得模糊，將其集合成一個系統的SiP會變得普遍，圖 1 為集成多維度封裝的 SiP 結構示意圖。例如 Intel 的最新產品 Ponte Vecchio 集成了嵌入式多芯片互連橋接技術（EMIB）和邏輯晶圓 3D 堆疊技術（Foveros）；TSMC 的 SoIC 也可與CoWoS 和集成扇出型疊層封裝（InFO-PoP）相結合并共同使用。上述結構可以實現器件對性能的極致追求，同時，多顆處理芯片的集成也為器件的熱耗散帶來巨大挑戰。

3 高端性能封裝的通信協議與設計

在高端性能封裝結構中，多顆特定功能的芯片（Die）被集成在單個系統之中，上述芯片的連接已成為迫切需要解決的問題。Intel 公司開發了一種開放性的通用小芯片互連技術（UCIe），為異構的小芯片間提供了高帶寬、低延遲、高電源效率和高性價比的封裝連接 [15] 。該標準結合外圍元器件互連總線標準（PCIe）、計算鏈接協議（CXL）和軟件基礎設施來確保互操作性，使得設計者能夠對不同來源的芯片進行封裝，UCIe 的分層與封裝形式如圖 2 所示。

UCIe 技術標準提供了協議層、適配器和物理層。芯片與芯片間的適配器為 Chiplet 提供鏈路狀態管理和參數協商。物理層提供電信號、時鐘、鏈路訓練、邊帶、電路架構和封裝互連通道等。上述技術適用于標準的 2D 封裝和先進的 2.5D 封裝。在先進的高端性能封裝中，處理芯片對信道寬度最為敏感，其與存儲芯片的數據發射與接收端沿芯片的邊緣放置，雙向的導線長度也保持一致，這樣不僅簡化了電路設計，還大大降低了信道帶寬的損耗。隨著處理芯片對帶寬要求的進一步提升，存儲芯片的 3D 封裝得到發展，與之相應的 UCIe 標準還需不斷升級，擴展到 3D 封裝互連。

在國內，中國計算機互連技術聯盟聯合數+家企業和科研院所制定了應用計算機系統芯片內、芯片間、系統間互連技術的協議規范和標準，即《小芯片接口總線技術要求》[16] 。該標準描述了處理芯片、人工智能芯片、網絡處理器和網絡交換芯片等應用場景的小芯片接口總線技術要求，通過對鏈路層、適配層、物理層進行詳細定義，實現小芯片之間的互連互通。上述標準于 2022 年 12 月發布，為Chiplet 的芯片設計和封裝打下了基礎，其在高端性能封裝中的應用尚未有報道。

4 高端性能封裝的電連接結構與工藝

傳統的通信協議可用于規定芯片封裝的 I/O 設置，其中，最常用的是 PCIe。芯片間的帶寬速率每 4 年增加 1 倍，迫使芯片需要更多的 I/O，與之相應的封裝互連結構需要逐年縮小。在高端性能封裝中，芯片的I/O 數目隨著芯片技術節點的推進不斷增多，與之相應的連接結構主要為凸點、高密度布線和中介層。

4.1 高端性能封裝的凸點結構

I/O 密度與凸點節距、結構的關系如圖3 所示，傳統的可控塌陷芯片連接焊球已無法滿足高端性能封裝對高密度 I/O 的要求，取而代之的是節距小于 100μm的微凸點。目前，常用的微凸點連接結構有銅-錫-銅、鎳-錫-鎳、銅-錫-鎳、銅-鎳-錫-鎳-銅和銅-銅 [17] 。在熱壓鍵合工藝中，微凸點的最小節距甚至可以縮小至10 μm，混合鍵合工藝又使凸點節距小于 10 μm [18] 。除晶圓間的混合鍵合外，C2C 和 C2W 混合鍵合技術在近年來受到青睞。除可獲得最優的電性能外，該技術可選擇已知合格芯片進行貼片，以提升整體良率，降低制造成本。由于 C2C 和 C2W 混合技術涉及晶圓切割，如何保護化學機械拋光后的芯片表面免受污染、同時提升鍵合界面的強度問題仍需解決。已有的報道在切割過程中采用光刻膠遮住芯片表面，再采用等離子體進行后處理，產品的封裝良率尚無法滿足工業批量生產的要求，上述問題有待更多的研究 [19] 。

4.2 高端性能封裝的高密度布線

在高密度布線方面，2.5D 與 3D 封裝可以與前道晶圓制造共用已成熟的制程，其線寬 / 間距在微米級以下，達到最高的布線密度。以 FO 為基礎的 2D、2.1D、2.2D 和 2.3D 封裝更接近封測企業的制程。FO將芯片埋入模塑料中以重構晶圓，大量的模塑料不僅不利于器件的散熱，還與芯片間存在熱失配的問題，導致晶圓發生嚴重的翹曲，同時，包裹金屬布線的高分子介電層又加劇了上述現象，給工藝帶來了較大挑戰 [20] 。除晶圓翹曲外，模塑料在成形過程中收縮，帶動芯片偏離設定位置，造成曝光偏移，不利于高密度布線的制作，需要新的設備投入 [21] 。作為 FO 封裝的重要連接結構，高密度布線在工藝上亦存在較高難度。特別在多層布線的制作過程中，底層布線的拱起妨礙上層光刻膠的曝光和刻蝕，造成布線缺陷。金屬布線在電鍍后的種子層過刻蝕亦會造成其與介電層的剝離 [22] 。目前，在 FO 封裝結構中，4 層布線寬度 / 間距為 5 μm/5 μm 的產品已進入量產階段，同時，布線寬度 / 間距的尺寸極限為 1 μm /1 μm，層數最多為 6 層，難以滿足更高 I/O 密度的芯片間連接 [23] 。據報道，有學者采用聚酰亞胺的大馬士革工藝來制作亞微米布線，提升介電層層數，上述研究尚未在量產中廣泛應用 [24] 。

4.3 高端性能封裝的中介層

在高端性能封裝中，中介層作為重要的連接結構，可大幅提高芯片的集成度。目前，中介層按材料成分分為有機中介層與無機中介層。其中，有機中介層主要采用高分子材料制作高密度布線，將其置于芯片與基板之間，作為 2.5D 硅轉接板的一種廉價的替代方案，同時降低了在基板上制造細線寬 / 窄間距布線的難度，如 Samsung 開發出的制板級封裝轉接板和TSMC 基于 FO 的集成基板 [25-26] 。

無機中介層包括硅橋、硅轉接板和玻璃轉接板。在高帶寬存儲芯片和處理芯片間，存在局部的高密度連接。Intel 根據上述結構特點，開發出硅橋結構，將其埋入基板，僅連接高密度 I/O 部分，其余的布線連接由基板完成 [27] 。部分企業則將硅橋與 FO 封裝相結合，開發出新的封裝結構。據日月光的報道，與布線寬度 / 間距為 0.8μm /0.8 μm 的 2.5D 封裝相比，采用布線線寬/間距為 2 μm /2 μm 的嵌入硅橋的扇出型基板上芯片封裝（FOCoS-B）表現出更優的電性能 [23] 。在 2.5D 封裝中，硅轉接板為芯片平面互連提供了媒介。臺積電CoWoS@-S 封裝路線如圖 4 所示，按照 TSMC 推出的存儲芯片與邏輯芯片的組合方式，2023 年硅轉接板的平面面積將達到 2011 年轉接板面積的 4 倍，如何將大尺寸的轉接板貼在基板之上而無貼片偏移和虛焊等問題尚待解決 [28] 。另外，硅作為一種半導體材料，不利于信號的傳輸與完整性保持。TSMC 通過在硅轉接板上制作電容以彌補上述不足，但金屬布線形成的電容容量有限，無法滿足廣泛的應用需求 [8] 。近年來，有學者提出采用絕緣材料如玻璃替換硅，而在玻璃轉接板上制作多層亞微米級布線并提高集成度仍需要進一步探索 [29-30] 。

5 高端性能封裝的可靠性

在高端性能封裝中，產品常常采用疊層結構，且存在大量用于信號連接的微結構，這使得封裝體具有多材料、多界面和尺寸跨度大等特點，其在熱、力和電學方面均存在較大的挑戰。

5.1 高端性能封裝中的熱失配問題

在高端性能封裝中，芯片主材硅、金屬和高分子材料間的熱失配問題普遍存在，由此導致封裝結構在邊角處出現焊球疲勞、模塑料開裂和底填料界面分層等現象，2.5D 封裝結構的失效現象如圖 5 所示 [31-32] 。在上述問題中，FO 封裝在降低焊球熱疲勞方面具有優勢，大量的模塑料使得結構的熱膨脹系數增大至接近基板的水平，兩者在熱脹冷縮過程中保持協調變形，焊球的應力降低，使得結構在可靠性測試時表現良好 [33] 。同時，模塑料的比重小，降低了焊球在振動與跌落過程中的慣性，有助于封裝結構在上述測試時保持完整。相比于 FO 封裝，2.5D 和 3D 封裝的疊層結構自身比重大，不僅不利于散熱，而且其與基板間協調變形的難度增加了，不斷增大的 2.5D 硅轉接板尺寸加劇了該現象。此外，采用模塑料對 FO、2.5D 和 3D 封裝產品進行外保護，硅芯片與模塑料間會由于熱失配導致模塑料開裂，事先使用有限元工具對模塑料的材料進行選擇是一種合適的解決方案。

5.2 微結構的熱電遷移

隨著封裝尺寸的不斷縮小，微凸點和高密度布線作為高端性能封裝的重要電連接結構，其熱電遷移問題日益突出。在高性能產品的 2.5D 和 3D 封裝中，微凸點的直徑（10~20 μm）比傳統的焊球縮小一個數量級。在 0.05 A 的小電流條件下，通過結構橫截面的電流密度約為 10 4 A/cm 2 ，接近錫層電遷移發生的閾值。此外，在產品服役過程中，結構中的錫、銀將完全轉化為金屬間化合物，造成體積收縮和柯肯達爾孔洞，加速結構的失效，電遷移試驗的微凸點截面的 SEM 圖片如圖 6 所示[34-35] 。

與微凸點的熱電遷移相似，處理芯片與高帶寬存儲芯片間的高密度布線亦存在上述問題，且處理芯片工作時溫度高達 100 ℃，其與存儲芯片間的溫度梯度加速了上述現象的發生。在 FO 封裝中，金屬銅布線被包裹在高分子鈍化層中，使得其表面發生氧化、生成氧化銅，銅布線的氧化失效如圖 7 所示 [36] 。在銅氧化的過程中，銅不斷向表面遷移，使得銅與氧化銅界面處存在大量孔洞。在高溫和大電流的作用下，上述氧化現象更加明顯，形成的大量孔洞嚴重影響布線強度與信號傳輸。一些研究采用非有機材料在銅表面形成保護層，將銅與高分子材料隔離，防止其氧化，由此導致的新工藝增加了額外的制造成本。

5.3 封裝體的散熱問題

為追求最優的計算性能，處理芯片的技術節點不斷向前推進，集成的晶體管數量激增，與此同時，封裝的集成度進一步提高，要求封裝體能夠為處理芯片提供熱流密度高達 1 000 W/cm 2 的熱量耗散能力 [37] 。在高端性能封裝中，UHD FO、2.5D 和 3D 封裝最終與基板貼合 ，一 般 的 組 裝 方 式 為 倒 裝 芯 片 球 柵 陣 列（FCBGA）。該封裝的主要散熱途徑為背部熱沉，一些學者通過優化其設計，采用水冷、氣液 2 相、風冷等方式進行散熱，優化結構的最大熱耗散功率（Q max ）與有效傳熱系數（h eff ）間的關系，以滿足不同產品的應用需求，熱量耗散的主要途徑如圖 8 所示 [38-40] 。

在 FCBGA 結構中，影響散熱的另一重要因素為熱界面材料的選擇。相比于傳統的硅質材料，低熔點的金屬材料更受到青睞，如銦、銦-銀、錫和液態金屬，上述材料具有較大的導熱系數，能夠及時傳遞處理芯片工作時的熱量[41-42] 。然而，基板焊球的回流焊會使這些低熔點的材料再熔化，由此導致的孔洞與外溢問題尚待有效解決。為進一步滿足散熱的需求，更加優質的熱界面材料有待開發，如石墨 [43] 。除上述熱沉和熱界面材料的選擇外，有研究者也通過優化邏輯芯片與存儲芯片的疊層方式、FCBGA 的空腔大小等方式獲得部分熱性能的改進 [44] 。

6 結束語

高性能計算、人工智能、云計算、數據中心和 5G通信等領域的快速發展推動芯片技術向高性能、高帶寬的方向發展，由此導致單顆 SoC 的技術節點不斷向前推進，集成功能愈發復雜，制造成本不斷攀升。一些廠商將 SoC的存儲單元與處理單元分離出來，再經由UHD FO、2.5D 和 3D 封裝方式進行重新組合，以實現最優的計算性能。高端性能封裝能夠較好地滿足處理芯片日益增長的 I/O 密度、散熱能力等的要求，有望得到更多的關注和研究。

歡迎掃碼添加小編微信

掃碼加入知識星球，領取公眾號資料

微電子領域中陶瓷劈刀研究與應用進展

摘要

綜述了陶瓷劈刀的研究與應用進展，主要包括陶瓷劈刀的成分、結構、工作過程、質量缺陷、應用領域,特別是在微電子領域中的應用，重點評述了當前陶瓷劈刀在制造新工藝和運用方面存在的主要問題，指出尋找制造陶瓷劈刀的新材料和改進陶瓷劈刀的成型工藝是目前陶瓷劈刀的研究重點，并提出了陶瓷劈刀今后的發展方向。

引言

陶瓷劈刀是一種具有垂直方向孔的軸對稱的陶瓷工具，屬于精密微結構陶瓷部件。陶瓷劈刀是微電子加工領域引線鍵合過程中使用的焊線工具，在封裝技術中發揮了極其重要的作用。陶瓷劈刀具有硬度極高、絕緣、耐腐蝕、耐高溫、表面光潔度高、尺寸精度高、使用壽命長等特點。陶瓷劈刀的運用使現代微電子行業向大規模集成化、微型化、高效率、高可靠性等方向發展。

陶瓷劈刀作為鍵合機的一種焊接針頭，適用于可控硅、聲表面波、ＬＥＤ、二極管、三極管、ＩＣ芯片等線路的鍵合封裝。將焊盤和引腳通過穿過陶瓷劈刀的銅線、金線等導電線材形成很好的電子互連，從而阻止外界中的雜質對芯片等造成腐蝕。陶瓷劈刀的使用能夠影響芯片的質量和生產的穩定性，因此在微電子領域中對于陶瓷劈刀的選擇是非常重要的。

除了球形鍵合過程中使用的毛細管劈刀（Bonding Capillary）外，還有楔形鍵合中使用的楔形劈刀（Wedge）。兩種陶瓷劈刀有原則性的區別（見表１）。

目前，陶瓷劈刀主要依靠進口。世界上比較著名的陶瓷劈刀生產企業有ＳＰＴ公司、ＧＡＩＳＥＲ公司、ＤＹＴ公司、ＰＥＣＯ公司、ＴＯＴＯ公司等。根據千訊（北京）信息咨詢有限公司所做的中國陶瓷劈刀市場趨勢研究報告，２００７－２０１１年中國陶瓷劈刀產品產值及增速都呈現出一定的上升趨勢，中國微電子行業的蓬勃發展，對于陶瓷劈刀的使用量也日漸上升（見圖１）。

為了促進陶瓷劈刀在微電子領域更高效的利用，一大批的研究者對陶瓷劈刀的成分、結構、運動歷程、振動特性等方面進行了深入的探索，為進一步研究陶瓷劈刀提供了有價值的參考。

１.陶瓷劈刀的成分

陶瓷劈刀的主要制造材料是氧化鋁，高密度細顆粒的氧化鋁陶瓷具有很強的耐磨損和抗氧化能力，并且易于清潔，添加其它成分后在氣氛爐中燒至1600℃以上，再經過精加工后形成用于微電子領域中的高壽命耗材。

標準純氧化鋁陶瓷劈刀中Ａｌ２Ｏ３含量達到９９．９％，密度為３．８ｇ／ｃｍ３。氧化鋁具有多種晶型結構，最為常見的是α－Ａｌ２Ｏ３、β－Ａｌ２Ｏ３和γ－Ａｌ２Ｏ３三種。但是β－Ａｌ２Ｏ３和γ－Ａｌ２Ｏ３以及其他的晶型結構是不完整的，在高溫下不穩定，最后都轉變成α－Ａｌ２Ｏ３。α－Ａｌ２Ｏ３是Ａｌ２Ｏ３的高溫晶型，結構最緊密，活性低，化學穩定性好，強度硬度較大，具有良好的力學性能。

與傳統的陶瓷劈刀相比，現有陶瓷劈刀在原來氧化鋁的基礎上添加了諸如氧化鋯、氧化鉻等，使陶瓷劈刀的分子結構更加緊湊，硬度更高，更耐磨損，壽命延長。鋯摻雜陶瓷劈刀的主要成分是氧化鋯增強氧化鋁（Ｚｉｒｃｏｎｉａｔｏｕｇｈｅｎｅｄａｌｕ－ｍｉｎａ，ＺＴＡ），其微觀結構均勻而致密，密度提高到４．３ｇ／ｃｍ３。四方相氧化鋯的含量和均勻致密的微觀結構促使鋯摻雜的陶瓷劈刀具有非常優異的力學性能，減少焊線過程中陶瓷劈刀尖端的磨損和更換的次數。

鉻摻雜的陶瓷劈刀顏色呈現出紅色，紅色來源于鉻，主要為Ｃｒ２Ｏ３，含量一般為０．５％～２．０％（質量分數），屬于三方晶系、復三方偏方面體晶類，密度提高到３．９９～４．００ｇ／ｃｍ３，晶體形態多呈現出板狀、短柱狀，集合體多呈現出粒狀或致密塊狀，依據Ｃｒ２Ｏ３含量的不同具有透明或者半透明的性質，具有亮玻璃光澤，Ｃｒ２Ｏ３的摻入會使陶瓷劈刀的密度增大、晶粒尺寸變小、脆性減小，從而賦予陶瓷劈刀出色的抗壓、抗彎、抗錘擊等性能，除此之外，還會影響陶瓷劈刀的硬度、彈性模量和斷裂韌性等性能參數。

２.陶瓷劈刀的結構

陶瓷劈刀的結構十分精密復雜除了金線直徑ＷＤ（Ｗｉｒｅｄｉａｍｅｔｅｒ）、金球、鍵合力和超聲振幅外，陶瓷劈刀的關鍵尺寸也會影響引線鍵合的效果。如圖２所示，這些關鍵尺寸包括尖端直徑（Ｔｉｐｄｉａｍｅｔｅｒ，Ｔ）、內孔徑（Ｈｏｌｅｓｉｚｅ，Ｈ）、內切角直徑（Ｃｈａｍｆｅｒｄｉａｍｅｔｅｒ，ＣＤ）、內切斜面角度（Ｉｎｎｅｒｃｈａｍｆｅｒ，ＩＣ）、錐芯角度（Ｃｈａｍｆｅｒａｎｇｌｅ，ＣＡ）、外倒圓半徑（Ｏｕｔｅｒｒａｄｉｕｓ，ＯＲ）、工作面角度（Ｆａｃｅａｎｇｌｅ，ＦＡ）等。

２．１尖端直徑

尖端直徑的大小決定于焊墊間距（Ｂｏｎｄｐａｄｐｉｔｃｈ，Ｂ．Ｐ．Ｐ），如圖３所示，尖端直徑過大會使陶瓷劈刀碰到相鄰的金線，同時，尖端直徑越大，鍵合拉力測試值也越大，金線與焊區之間的金屬因塑性形變而形成的接觸面積越大，即第二焊點的長度就越大，相應鍵合強度也越高，有效提高了鍵合點的可靠性。反之，第二焊點容易脫落失效（見圖４）。因此，尖端直徑是形成第二焊點和影響其鍵合強度的主要因素之一。

２．２內孔徑

陶瓷劈刀內孔徑選擇不正確通常會導致線損傷甚至斷線的情況，通過多種經驗得知，選擇的陶瓷劈刀內孔徑是所選的金線直徑的1.4倍為最佳，對于超細間距引線鍵合，陶瓷劈刀內孔徑是金線直徑的1.3倍，這樣既可以保證金線在陶瓷劈刀內通暢流動，又可以有效地防止第一點頸部的斷裂與損傷（見圖５）。

２．３內切角直徑

內切角直徑的大小決定了第一鍵合點的形成，若內切角直徑過小，會使第一鍵合點的金球形變成扁圓形，金球直徑（Ｍａｓｈｅｄｂａｌｌｄｉａｍｅｔｅｒ，ＭＢＤ）變大，會碰到相鄰焊點，影響電氣性能，若內切角直徑過大，會使第一鍵合點形變后的金球高度過大，占用更大空間，同樣不利于芯片的封裝。通常內切角直徑的選擇遵循以下公式：ＣＤ＝ＭＢＤ／１．２。

２．４內切斜面角度

內切斜面角對球鍵合的形狀和產生的強度起主要作用。首先內切斜面角能在鍵合前使金球固定在陶瓷劈刀中間（見圖６），如果內切斜面角太小，鍵合時通常形成一個偏球，若內切斜面角太大，形成的金球不能與電極充分連接，造成虛焊。其次是內切斜面角度的不同對焊球的影響，試驗證明內切斜面角度為１２０°適合于焊鍵合性能差的表面，而內切斜面角度為９０°則適合于焊鍵合性能好的表面。ＧｏｈＫＳ等通過研究發現錐芯角度、內切斜面角度和內切角直徑對形變金球的形成具有顯著的影響。具有小錐芯角度和大內切斜面角度的陶瓷劈刀會使金球直徑減小１２％（見圖７）。這對根據不同的封裝要求選擇合適的陶瓷劈刀具有重要的意義。

２．５外倒圓半徑

外倒圓半徑是影響第二焊點形狀及相應鍵合強度的另一主要因素。金線的橫斷面變化是從外倒圓處開始的圖８為不恰當的外倒圓半徑對第二焊點的影響，如果外倒圓半徑過大，會使焊點長度過小，造成焊點不牢靠，如果外倒圓半徑過小，則會使焊點長度過大，和相鄰的焊點互連，使封裝失效。

研究還發現，陶瓷劈刀除了固有的結構會影響鍵合的質量，對陶瓷劈刀進行改良將能克服鍵合中的一些缺陷。李明芬等針對傳統陶瓷劈刀與金線的摩擦力較小，金線與芯片或引腳結合不牢靠，容易發生封裝質量異常的缺點，對現有技術中的陶瓷劈刀進行革新，設計了一種陶瓷劈刀結構（見圖９），在陶瓷劈刀嘴上開設有焊線槽，焊線槽內設置有凸起，在焊線的過程中陶瓷劈刀能夠牢牢抓住金線，解決微電子封裝中金線與芯片或者引腳結合不牢的問題，提高了焊線的穩定性。

３.陶瓷劈刀的工作過程

鍵合是微電子領域中的關鍵工藝之一，引線鍵合（Ｗｉｒｅｂｏｎｄｉｎｇ）是一種固相鍵合技術，指的是金線未達到宏觀的熔融狀態，而是在外界能量的作用下，通過金屬的塑性變形和界面的切向移動使界面污染層分散開，并使金屬之間形成具有一定強度的滲透區域而結合在一起。引線鍵合是目前微電子領域中主流的芯片互連技術，占封裝領域的

９０％以上。引線鍵合的質量好壞將直接影響到電路的穩定性和可靠性。

陶瓷劈刀、鍵合機和金線是影響引線鍵合質量的關鍵因素。整個引線鍵合過程包括打火燒球、焊接第一點、拉線弧、焊接第二點等步驟。陶瓷劈刀在引線鍵合中的工況如下［１６，３１］：當穿過陶瓷劈刀內孔的金線在尾部形成金球時，陶瓷劈刀向下運動，同時自動打開線夾，在特定鍵合點處形成一球形鍵合點；然后陶瓷劈刀向上運動至弧高，再次移動并且降低到第二鍵合點處，產生線弧。這時自動關閉線夾陶瓷劈刀在第二鍵合點對金線產生壓力，將金線壓斷，從而形成一尾鍵合點；最后再自動打開線夾，陶瓷劈刀上升，上升過程中進出尾線，至初始高度停止，同時自動關閉線夾，擊球桿放電，把尾線燒成金球，從而完成一根金線的鍵合過程（見圖10）。

然而，陶瓷劈刀對于微電子封裝效果更取決于每一步焊線的質量，除了形變金球（第一焊點）的形成外，還受到線弧的影響。為了使線弧達到特定的高度和形狀，既不能太高，防止接觸芯片外殼，也不能太低，影響電氣性能的發揮，陶瓷劈刀的行程應遵循弧度規律，形成線弧。

４.陶瓷劈刀的研究現狀

為了提高鍵合強度，促進陶瓷劈刀更有效率地應用于引線鍵合中，國內外的科研工作者們從許多方面對陶瓷劈刀進行了大量的研究，并且取得了顯著的成果。

４．１陶瓷劈刀的制造技術

為了提高陶瓷劈刀的強度、硬度等力學性能，對陶瓷劈刀進行改性摻雜已成為研究熱點，通過添加目標摻雜劑、塑膠粒子以及α粒子，采用新的工藝經過高溫燒結燒制，改變陶瓷劈刀原有的分子結構，會使其更加致密，從而提高封裝生產效率。

ＫｉｍＩＪ等研究了改性摻雜對陶瓷劈刀的影響，他們分別以粒徑為０．６５～０．７０μｍ的氧化鋁、０．１～０．３μｍ的釔穩定四方氧化鋯和０．２～０．８μｍ的氧化鉻為初始原料，控制釔穩定四方氧化鋯摻雜量為１０％～２０％（質量分數），氧化鉻摻雜量為０．５％～２．０％（質量分數），經過４８ｈ的球磨保證原料的充分混合，再通過陶瓷的注射工藝成型，于１１００～１５６０℃燒結２ｈ，以氬氣為傳壓介質在１０５ｋＰａ的高壓、１４００℃條件下熱等靜壓處理一定時間，控制其微觀結構獲得了密集而且極細顆粒的陶瓷劈刀。以掃描電鏡－Ｘ射線能譜、圖像分析儀、Ｘ射線衍射、膨脹計等對樣品進行了表征，實驗結果表明，由于細粒度、均勻的微觀結構和熱處理使得陶瓷劈刀的室溫強度、硬度、楊氏模量、熱膨脹系數、韌性和表面強度都達到良好的水平，而這些參數可能與微觀晶粒尺寸、燒結條件和熱等靜壓處理有關。

ＺｈｏｎｇＺＷ等對比了摻雜改性過后的陶瓷劈刀和標準陶瓷劈刀的力學性能，研究發現添加氧化鋯的陶瓷劈刀比標準的氧化鋁陶瓷劈刀具有更高的韌性，能夠抵抗劈刀尖端在使用過程中的破損，不同氧化鋯含量對于氧化鋁陶瓷劈刀性能具有不同的影響，結果表明氧化鋯添加量達到某一特定值的陶瓷劈刀是最適合在超細間距引線鍵合中使用的陶瓷劈刀。

４．２陶瓷劈刀的使用

正確選取、使用陶瓷劈刀不僅對提高引線鍵合效率和效果有極大的促進作用，而且也能夠延長陶瓷劈刀的使用壽命。針對陶瓷劈刀不同的使用要求，借助于不同的測試設備對陶瓷劈刀的結構、性能等進行測定是獲得陶瓷劈刀性能的一條重要途徑。于是，ＧｏｈＫＳ等利用激光干涉儀測定了陶瓷劈刀的超聲振動位移，測量結果表明圓柱體和錐體轉換半徑小的陶瓷劈刀振幅比圓柱體和錐體轉換半徑大的陶瓷劈刀振幅高３７％。此次研究為了提高鍵合強度還優化了陶劈刀的內部結構參數，外倒圓半徑較小、內切角直徑較大和內切斜面角度較大的陶瓷劈刀能夠增強熔合面之間金屬的復合強度。

類似的，ＺｈｏｎｇＺＷ等還用激光干涉儀測量了陶瓷劈刀內超聲振動的放大輪廓，研究發現，在球鍵合工藝參數設定相同的情況下，細頸陶瓷劈刀與傳統陶瓷劈刀的超聲傳導具有較大的差異。ＢｕｒｇｅｒＪ等利用獨立的原子力顯微鏡觀察了陶瓷劈刀，研究發現鍵合引線與焊盤之間的納米結構和微觀均勻性對于引線鍵合中陶瓷劈刀性能的發揮具有決定作用，論證了陶瓷劈刀的納米表征對于控制引線鍵合質量的重要性。

另外，周紅軍等利用視頻圖像序列，獲得陶瓷劈刀的運動軌跡，將陶瓷劈刀的運動分解為切向運動和法向運動，通過視頻得到的圖像序列發現，在陶瓷劈刀的反向段運動中，陶瓷劈刀切向運動速度先增大后減小，方向不變，對應的引線旋轉角一直增加，角加速度也先增大后減??；法向運動方向發生改變，由開始指向第一焊點反向變為背離第一焊點，引線彎曲度明顯變小，引線被拉直，長度也隨之增加。該方法為進一步研究陶瓷劈刀與引線位移、微應力等動態特性提供了有價值的參考。

此外，超聲波技術被廣泛應用于引線鍵合中，確保最大超聲振動位移發生在陶瓷劈刀尖端或附近有利于其最佳性能的發揮。有研究者還研究了超聲引線鍵合系統中劈刀的動態特和摩擦行為，運用有限單元法建立了劈刀的動態接觸模型，初步掌握了微電子超聲鍵合系統鍵合機理。姚鋼等緊隨其后，又研究超聲引線鍵合過程中不同劈刀安裝長度對引線鍵合質量形成的影響，同時還對引線鍵合過程中換能系統電流、電壓以及功率進行了分析，發現不同的劈刀安裝長度會導致引線鍵合質量、電流以及功率有較為明顯的變化。實驗分析得到，劈刀安裝長度在９～１９ｍｍ變化時，電流、功率逐漸減小后不斷回升；功率加載較高的安裝長度對應的鍵合強度高，功率加載低的安裝長度對應的鍵合強度低（見圖11）。

４．３陶瓷劈刀的質量缺陷

一方面，除了結構的關鍵尺寸外，陶瓷劈刀本身的好壞也會影響微電子封裝的質量，一些斷線以及翹線等都是由異形陶瓷劈刀造成的，一般異形陶瓷劈刀主要有3個方面的特征：（1）陶瓷劈刀尖端周圍有劃傷或凹坑；（2）陶瓷劈刀尖端內孔或者周圍存在異物；（3）陶瓷劈刀 尖端內孔打歪。圖12是筆者利用高倍顯微鏡觀測到的異形陶瓷劈刀照片，在高倍顯微鏡下可以清楚地看清陶瓷劈刀尖端周圍部分存在的異物。另外，隨著引線鍵合的進行，即使是新的陶瓷劈刀也會因其不同程度的磨損對封裝質量和鍵合穩定性產生影響。姚飛閃說明了磨損后的陶瓷劈刀會對球鍵合中第一焊點和第二焊點產生影響，外觀不符合生產要求，與焊盤的接觸也逐漸失去電子互連性能。斯芳虎又補充說明了異形陶瓷劈刀對LED封裝中金線鍵合工藝質量具有較為明顯的影響。還有一點值得提及，異形陶瓷劈刀和磨損后的陶瓷劈刀都會使其本身清潔度降低，使鍵合中的引線連接不可靠，對金線的拉伸強度變弱。

另一方面，如果生產陶瓷劈刀的原材料劣質，陶瓷劈刀內孔不夠光滑，不能有效地控制陶瓷劈刀的弧形弧度。因此，在進行微電子封裝之前，需要將陶瓷劈刀逐個放在高倍顯微鏡下觀察確認質量好壞，避免異形陶瓷劈刀對封裝效果的影響，提高生產效率。

４．４陶瓷劈刀的失效與清洗

當陶瓷劈刀不能滿足引線鍵合的焊線要求時，稱之為陶瓷劈刀的失效。造成失效的原因主要有以下幾個方面：（1）陶瓷劈刀自身的質量缺陷；（2）陶瓷劈刀尖端在工作過程中逐漸被磨損；（3）陶瓷劈刀在多次的焊線過程中被殘留的金屬線殘渣堵塞。圖13（a）是筆者利用高倍顯微鏡觀測到的尖端被金線堵塞的陶瓷劈刀，在經過焊線之后，尖端殘金不均，會導致下壓深度不一樣，造成斷線和翹線。

具有長壽命的陶瓷劈刀在附著殘金等雜質之后，進行清洗往往可以降低生產成本，由于陶瓷劈刀本體成分氧化鋁不與王水發生化學反應，傳統的清洗方式為王水清洗，但是技術的進步發現這種清洗方式會造成陶瓷劈刀含大量絡合物，影響焊接效果。圖13（b）是筆者利用高倍顯微鏡觀測到的清洗過后的陶瓷劈刀，采用最先進的無硝基技術處理，既環保、無污染，并且不會損傷陶瓷劈刀本體，一般可使陶瓷劈刀恢復接近新劈刀狀態。Ｓｈｉｎｋａｗａ介紹了一種鍵合機臺陶瓷劈刀清洗系統，采用無硝基常壓等離子體自動清洗，可以使陶瓷劈刀的使用次數達到2~3次或者更多次，使用時間和強度大大降低，由陶瓷劈刀所引起的鍵合失效概率也降低，在鍵合過程中連接更加可靠，并且能夠降低用戶成本，完美解決了陶瓷劈刀殘金污染問題。

５結語

陶瓷劈刀已經廣泛應用于微電子領域中，在引線鍵合中的地位不可替代，至今仍是封裝領域中重要的研究對象，其存在的主要問題有：（1）陶瓷劈刀仍處于國外壟斷行業，國內沒有成熟的制造陶瓷劈刀的廠家，主要依靠進口 ；（2）陶瓷劈刀在引線鍵合中的應用技術還有待進一步提高。因此，進一步提高陶瓷劈刀的運用技術和探索制造工藝是今后陶瓷劈刀的研究重點。

陶瓷劈刀的研究方向有以下幾個方面：（1）尋找制造陶瓷劈刀的新材料，提高其性能；（2）改進成型工藝，嚴格控制燒結條件；（3）加入添加劑和燒結助劑。相信通過深入的研究，陶瓷劈刀在制造以及應用技術上都會有一番大好前景。

先進的芯片尺寸封裝(CSP)技術

1 引言

所謂芯片尺寸封裝就是CSP (Chip Size Package或Chip Scale Package)。JEDEC(美國EIA協會聯合電子器件工程委員會)的JSTK一012標準規定，LSI芯片封裝面積小于或等于LSI芯片面積的120%的產品稱之為CSP。CSP技術的出現確保VLSI在高性能、高可靠性的前提下實現芯片的最小尺寸封裝(接近裸芯片的尺寸)，而相對成本卻更低，因此符合電子產品小型化的發展潮流，是極具市場競爭力的高密度封裝形式。本文從CSP的特點、類別和制作上藝以及生產和研發等幾個方面詳細論述這種先進的封裝技術，并對我國CSP技術的研發提出幾點建議。

2 CSP的特點

CSP實際上是在BGA封裝小型化過程中形成的，所以有人也將CSP稱之為μBGA(微型球柵陣列，現在僅將它劃為CSP的一種形式)，因此它自然地具有BGA封裝技術的許多優點。

2．1 封裝尺寸小

CSP是目前體積最小的VLSI封裝之一。一般，CSP封裝面積不到0．5 mm，而間距是QFP的1／10，BGA的1／3～l／10。

2．2 可容納引腳的數最多

在各種相同尺寸的芯片封裝中，CSP可容納的引腳數最多，適宜進行多引腳數封裝，甚至可以應用在I／0數超過2000的高性能芯片上。例如，引腳間距為0．5 mm，封裝尺寸為40 mm×40 mm的QFP，引腳數最多為304根，若要增加引腳數，只能減小引腳間距，但在傳統工藝條件下，OFP難以突破0．3 mm的技術極限；與CSP相提并論的是BGA封裝，它的引腳數可達600～1000根，但值得重視的是，在引腳數相同的情況下，CSP的組裝遠比BGA容易。

2．3 電性能優良

CSP的內部布線長度(僅為0．8～1．O mm)比QFP或BGA的布線長度短得多，寄生引線電容、引線電阻及引線電感均很小，從而使信號傳輸延遲大為縮短。CSP的存取時間比QFP或BGA短1／5～1／6左右，同時CSP的抗噪能力強，開關噪聲只有DIP(雙列直插式封裝)的1／2。這些主要電學性能指標已經接近裸芯片的水平，在時鐘頻率己超過雙G的高速通信領域，LSI芯片的CSP將是十分理想的選擇。

2．4 測試、篩選、老化操作容易實現

MCM技術是當今最高效、最先進的高密度封裝之一，其技術核心是采用裸芯片安裝，優點是無內部芯片封裝延遲及大幅度提高了組件封裝密度，因此未來市場令人樂觀。但它的裸芯片測試、篩選、老化問題至今尚未解決，合格裸芯片的獲得比較困難，導致成品率相當低，制造成本很高；而CSP則可進行全面老化、篩選、測試，并且操作、修整方便，能獲得真正的KGD芯片，在目前情況下用CSP替代裸：芯片安裝勢在必行。

2．5 散熱性能優良

CSP封裝通過焊球與PCB連接，由于接觸面積大，所以芯片在運行時所產生的熱量可以很容易地傳導到PCB上并散發出去；而傳統的TSOP(薄型小外形封裝)方式中，芯片是通過引腳焊在PCB上，焊點和PCB板的接觸面積小，使芯片向PCB板散熱相對困難。測試結果表明，通過傳導方式的散熱量可占到80％以上。同時，CSP芯片正面向下安裝，可以從背面散熱，且散熱效果良好。例如松下電子開發的10 mm×10mm CSP的熱阻為35℃／W，而TSOP、QFP的熱阻則可達40℃／W。若通過散熱片強制冷卻，CSP的熱阻可降低到4．2℃／W，而QFP的則為11．8℃／W。

2．6 封裝內無需填料

大多數CSP封裝中凸點和熱塑性粘合劑的彈性很好，不會因晶片與基底熱膨脹系數不同而造成應力，因此也就不必在底部填料，省去了填料時間和填料費用，這在傳統的SMT封裝中是不可能的。

2．7 制造工藝、設備的兼容性好

CSP與現有的SMT工藝和基礎設備的兼容性好，而且它的引腳間距完全符合當前使用的SMT標準(0．5～1 mm)，無需對PCB進行專門設計，而且組裝容易，因此完全可以利用現有的半導體工藝設備、組裝技術組織生產。

3 CSP的分類

目前全球有50多家IC廠商生產各種結構的CSP產品。根據目前各廠商的開發情況，可將CSP封裝分為下列主要類別：

(1)柔性基板封裝CSP。柔性基板封裝CSP是由日本的NEC公司利用TAB技術研制開發出來的一種窄間距的BGA，因此也可以稱之為FPBGA。這類CSP封裝的基本結構如圖1所示，截面結構如圖2所示。主要由IC芯片、載帶(柔性體)、粘接層、凸點(銅／鎳)等構成。載帶是用聚酰亞胺和制箔組成。采用共晶焊料(63%Sn一37%Pb)作外部互連電極材料。

其主要特點是結構簡單，可靠性高，安裝方便，可利用傳統的TAB(Tape Automated Bonding)焊接機進行焊接。

(2)剛性基板CSP。剛性基板CSP是由日本的Toshiba公司開發的一種陶瓷基板超薄型封裝，因此又可稱之為陶瓷基板薄形封裝CSTP（Ceramic Substrate Thin Package)。其基本結構見圖3。它主要由芯片、氧化鋁(Al2O3)基板、銅(Au)凸點和樹脂構成。通過倒裝焊、樹脂填充和打印3個步驟完成。它的封裝效率(芯片與基板面積之比)可達到75％，是相同尺寸的TQFP的2．5倍。

(3)引線框架式CSP。引線框架式CSP是由日本的Fujitsu公司研制開發的一種芯片上引線的封裝形式，因此也被稱之為LOC(Lead On Chip)形CSP。通常情況下分為Tape-LOC型和MF- LOC型（Mul-ti-frame-LOC)兩種形式，其基本結構如圖4所示。

由圖可知，這兩種形式的LOC形CSP都是將LSI芯片安裝在引線框架上，芯片面朝下，芯片下面的引線框架仍然作為外引腳暴露在封裝結構的外面。因此，不需要制作工藝復雜的焊料凸點，可實現芯片與外部的互連，并且其內部布線很短，僅為0．1 mm左右。

(4)焊區陣列CSP。焊區陣列CSP是由日本的Panasonic公司研制開發的一種新型封裝形式，也被稱之為LGA(Land Grid Array)型CSP，主要由LSI芯片、陶瓷載體、填充用環氧樹脂和導電粘結劑等組成。這種封裝的制作工藝是先用金絲打球法在芯片的焊接區上形成Au凸點，然后在倒裝焊時，在基板的焊區上印制導電膠，之后對事先做好的凸點加壓，同時固化導電膠，這就完成了芯片與基板的連接。導電膠由Pd-Ag與特殊的環氧樹脂組成，固化后保持一定彈性，因此，即使承受一定的應力，也不易受損。表1示出了其材料結構與一些基本參數。

(5)微小模塑型CSP。微小模塑型CSP是由日本三菱電機公司研制開發出來的一種新型封裝形式。它主要由IC芯片、模塑的樹脂和凸點等構成。芯片上的焊區通過在芯片上的金屬布線與凸點實現互連，整個芯片澆鑄在樹脂上，只留下外部觸點。這種結構可實現很高的引腳數，有利于提高芯片的電學性能、減少封裝尺寸、提高可靠性，完全可以滿足儲存器、高頻器件和邏輯器件的高I／O數需求。同時由于它無引線框架和焊絲等，體積特別小，提高了封裝效率。基本結構如圖5所示，凸點斷面圖形如圖6所示。

微小模塑型CSP的制作工藝：首先在LSI芯片上制作連接焊區和外引腳的金屬布線圖形，制出Pb-Sn焊料浸潤性良好的底層金屬，制出聚酰亞胺緩沖層，在聚酰亞胺開口區域采用蒸發光刻方法形成Pb-Sn層；然后，將上述經過再布線的芯片到裝焊在易于移植金凸點的框架上，使之于芯片焊區一一對應，加熱加壓，Pb-Sn熔化后就使框架上的金屬凸點(一般為Cu)移植到芯片上；最后，模塑封裝，脫模去除毛刺，形成外電極焊球。(6)圓片級CSP。圓片級CSP封裝(Wafer一Level Package)由ChipScale公司開發的此類封裝見圖5。它是在圓片前道工序完成后，直接對圓片利用半導體工藝進行后續組件封裝，利用劃片槽構造周邊互連，再切割分離成單個器件。WLP主要包括兩項關鍵技術即再分布技術和凸焊點制作技術。它有以下特點：①相當于裸片大小的小型組件(在最后工序切割分片)；②以圓片為單位的加工成本(圓片成本率同步成本)；③加工精度高(由于圓片的平坦性、精度的穩定性)。圓片級CSP的局部結構示意圖如圖7所示。

與其他各類CSP相比，圓片級CSP只是在IC工藝線上增加了重布線和凸點制作兩部分，并使用了兩層BCB和PI作為介質和保護層，所使用的工藝仍是傳統的金屬淀積、光刻、蝕刻技術，最后也無需模塑或底部下填充其他材料。圓片級CSP從晶圓片開始到做出器件，整個工藝流程一起完成，并可利用現有的標準SMT設備，生產計劃和生產的組織可以做到最優化；硅加工工藝和封裝測試可以在硅片生產線上進行而不必把晶圓送到別的地方去進行封裝測試；測試可以在切割CSP封裝產品之前一次完成，因而節省了測試的開支?？傊?，WLP成為未來CSP的主流已是大勢所驅。

除以上列舉的幾類封裝結構外，還有許多符合CSP定義的封裝結構形式這里就不再贅述。

4 開發CSP產品需要解決的技術問題

4．1 CSP產品的標準化問題

CSP是近幾年才出現的一種集成電路的封裝形式，目前已有上百種CSP產品，并且還在不斷出現一些新的品種。盡管如此，CSP技術還是處于發展的初期階段，因此還沒有形成統一的標準。不同的廠家生產不同的CSP產品。一些公司在推出自己的產品時，也推出了自己的產品標準。這些都嚴重的制約了CSP研發及市場推廣。目前，我國乃至全球CSP產品迫切需要在外型尺寸、電特性參數和引腳面積等方面標準化，有了統一的標準，設計人員不必進行個體設計，大大縮短產品推向市場的時間，節約了成本。

4．2 CSP產品的封裝技術問題

在CSP中，集成電路芯片焊盤與封裝基片焊盤的連接方式主要有3種：倒裝片鍵合、TAB鍵合、引線鍵合，因此，開發CSP產品需要開發的封裝技術就可以分為3類。

4．2．1 開發倒裝片鍵合CSP產品需要開發的封裝技術

(1)二次布線技術。二次布線，就是把IC的周邊焊盤再分布成間距為200 um米左右的陣列焊盤。在對芯片焊盤進行再分布時，同時也形成了再分布焊盤的電鍍通道。

(2)凸點形成(電鍍金凸點或焊料凸點)技術。在再分布的芯片焊盤上形成凸點。

(3)倒裝片鍵合技術。把帶有凸點的芯片面朝下鍵合在基片上。

(4)包封技術。包封時，由于包封的材料厚度薄，空洞、裂紋的存在會更嚴重地影響電路的可靠性。因此，在包封時要減少甚至避免孔洞、裂紋的出現。另外，還要提高材料的抗水汽滲透能力。因此，在CSP產品的包封中，不僅要提高包封技術，還要使用性能更好的包封材料。

(5)焊球安裝技術。在基片下面安裝焊球。

4．2．2 開發引線鍵合CSP產品需要開發的封裝技術

目前，有不少的CSP產品(40％左右)是使用引線鍵合技術來實現芯片焊盤和封裝外殼引出焊盤間的連接的。開發引線鍵合CSP產品需要開發如下一些封裝技術。

(a)短引線鍵合技術。在基片封裝CSP中，封裝基片比芯片尺寸稍大(大l mm左右)；在引線框架CSP中，引線框架的鍵合焊盤伸到了芯片上面，在鍵合時，鍵合線都很短，而且弧線很低。而在鍵合引線很短時，鍵合引線的弧線控制很困難。

(b)包封技術。在引線鍵合CSP的包封中，不僅要解決倒裝片CSP包封中的有關技術問題，還要解決包封的沖絲問題。

(c)焊球安裝技術。

4．2．3 開發TAB鍵合CSP產品需要開發的封裝技術

(a)TAB鍵合技術；

(b)包封技術；

(c)焊球安裝技術。

4．2．4 開發圓片級CSP產品需要開發的新技術

(a)二次布線技術；

(b)焊球制作技術；

(c)包封技術；

(d)圓片級測試和篩選技術；

(e)圓片劃片技術。

4．3 與CSP產品相關的材料問題

4.3.1 CSP產品的封裝基片

在CSP產品的封裝中，需要使用高密度多層布線的柔性基片、層壓樹脂基片、陶瓷基片。這些基片的制造難度相當大。要生產這類基片，需要開發相關的技術。同時，為了保證CSP產品的長期可靠性，在選擇材料或開發新材料時，還要考慮到這些材料的熱膨脹系數應與硅片的相匹配。

4.3.2 包封材料

由于CSP產品的尺寸小，在產品中，包封材料在各處的厚度都小。為了避免在惡劣環境下失效，包封材料的氣密性或與被包封的各種材料的黏附性必須良好；有好的抗潮氣穿透能力，與硅片的熱膨脹匹配；以及一些其它的相關性能。

4．4 CSP的價格問題

CSP產品的價格也是一個重要的問題。目前，CSP產品的價格都比較貴，是一般產品的1倍以上。為了降低價格，需要開發一些新工藝、新技術、新材料，以降低制造成本，從而降低CSP的價格。

4．5 組裝CSP產品的印制板問題

組裝CSP產品的印制板，其制造難度是相當大的，它不僅需要技術，而且需要經驗，還要使用新材料。目前，世界上只有為數不多的幾個廠家可以制造這類印制板。主要困難在于：布線的線條窄，間距窄，還要制作一定數量的通孔，表面的平整性要求也較高。在選擇材料時還要考慮到熱膨脹性能。

4．6 CSP產品的市場問題

CSP技術剛形成時產量很小，1998年才進入批量生產，但近兩年的發展勢頭則今非昔比，2002年的銷售收入已達10．95億美元，占到IC市場的5％左右。國外權威機構"Electronic Trend Publications"預測，全球CSP的市場需求量2003年為64．81億枚，2004年為88．7l億枚，2005年突破了百億枚大關，達103．73億枚，2006年更可望增加到126．71億枚。尤其在存儲器方面應用更快，預計年增長幅度將高達54．9％。目前，國內的CSP市場完全被外國公司和外資企業控制，國內企業產品要進入這個市場也是相當困難的。要進入CSP市場，首先是要開發出適銷對路的產品，其次是要提高和保持產品的質量，還須供貨及時，且價格要低。

5 關于開發我國CSP技術的幾點建議

CSP技術是為產品的更新換代提出來的，該技術一開發成功，即用于產品中。經過短短幾年，已成為集成電路重要的封裝技術之一。而且，該技術還在迅速發展。近幾年，CSP產品的產量增長很快，預計在今后的幾年，還將高速增長。目前的PC市場容量達1000億只，CSP產品僅占IC市場的1／20。隨著CSP技術的進一步開發，會越來越多地取代其它產品而占領更多的市場份額。

在我國，CSP的市場(手機、掌上電腦、薄型電腦等等)很大。但是，這個市場目前完全被外資公司占據。隨著CSP產品應用范圍的進一步擴大，市場還將增大。因此急需開發我們自己的CSP技術，以便在該市場上占有一席之地。但是，開發CSP技術，困難很多，它涉及的范圍廣、技術難度大。因此，要開發CSP技術，需要有多家單位協同作戰，同時須獲得多方面資金的支持。為此，作者有如下幾點建議：

(1)充分發揮行業協會的作用

CSP技術是一項系統技術，涉及封裝材料、封裝工藝、應用材料、應用工藝等，為了完成CSP技術的開發，需要材料研究、材料制造、封裝研究、CSP產品應用、印制板制造等相關機構的協同努力。為了協調這些機構的開發研究工作，需要充分發揮行業協會領導、推動、協調、督查的作用，以期加快CSP的開發研究和推廣應用，使我國CSP產品的生產質量和能力得到迅速提高，從而可生產出高質量、高可靠性的CSP產品，滿足國內市場及軍事方面的應用。

(2)建立CSP技術重點研究室

為了開發CSP技術，可建立一定數量的CSP技術研究室，如：模塑包封材料研究室、柔性基片材料研究室、高密度樹脂基片研究室、高密度多層布線陶瓷基片研究室、CSP產品封裝研究室、高密度印制板研究室、CSP產品組裝研究室、CSP標準化研究室、CSP產品可靠性研究室等。而且，一種類型的研究室應有兩個以上，以使研究室之間互相競爭和互相促進，從而可保證和加快CSP技術的開發和應用。

(3)需要國家投入足夠的資金

CSP技術，是一項具有一定難度的高新技術。其中部分技術我們已有，但需要提高；而有些技術我們目前還沒有，需要開發。要實現這些技術的開發，需購買先進的設備，而這些設備價格均較高，且在開發中，需要投入一定的人力和物力；根據國情，如將所有資金均由開發單位承擔，目前還不現實，因此需要國家投入專項資金，以扶持CSP技術的開發。

(4)選擇合適的CSP研究品種

由于CSP的封裝種類多、工藝也多，每一種封裝工藝都開發現在還不可能，也沒有必要。要選擇 由易到難且具有代表性的品種逐步漸進地開發。

6 結束語

我國的集成電路封裝，從上世紀60年代末期到現在，經歷了金屬圓管殼→扁平陶瓷管殼→雙列陶瓷管殼、雙列塑封→陶瓷QFP管殼、塑料QFP→陶瓷、塑料LCC→陶瓷PGA管殼的封裝，目前正在進入BGA、U BGA、CSP的封裝階段。從集成電路的金屬圓管殼封裝技術的開發和應用開始，我國的封裝技術人員就付出了辛勤的勞動，使我國的封裝技術達到了目前的水平。但是封裝技術的進步，除了封裝技術人員的努力外，更需要國家在各方面的大力支持。