還記得上次的文章,PCIe阻抗控制,85ohm和100ohm哪個(gè)好?PCIE-阻抗-高速PCB,文章里面只講到目前的主要問(wèn)題,但沒(méi)有給出具體怎么解決這個(gè)問(wèn)題,今天我們就通過(guò)無(wú)源仿真的方式來(lái)聊聊上次那個(gè)問(wèn)題的最終解決方案。
目前我們看到PCIe系統(tǒng)主要有以下幾種連接方式,也可以說(shuō)主要的幾種拓?fù)浣Y(jié)構(gòu)。
1、沒(méi)有連接器,板內(nèi)芯片到芯片的PCIe總線互聯(lián),如下圖所示:
![wKgaomYmKryAdM__AABmctwj6Do926.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKryAdM__AABmctwj6Do926.jpg)
2、有一個(gè)標(biāo)準(zhǔn)的PCIe連接器,主板通過(guò)連接器到PCIe標(biāo)準(zhǔn)子卡(也叫Add-in卡),如下圖所示:
![wKgZomYmKryAEdooAAEUKKKP1l8325.jpg](https://file1.elecfans.com//web2/M00/D4/F5/wKgZomYmKryAEdooAAEUKKKP1l8325.jpg)
3、在上面2的基礎(chǔ)上,中間通過(guò)一個(gè)Riser卡互聯(lián),如下圖所示:
![wKgaomYmKr2AJTWoAADpxD71XK8911.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKr2AJTWoAADpxD71XK8911.jpg)
4、自定義的連接,遵循PCIe信號(hào)協(xié)議,兩塊或兩塊以上的板卡通過(guò)連接器或者線纜互聯(lián),如下圖所示:
![wKgZomYmKr2AKeCjAAFQZSGR4qc009.jpg](https://file1.elecfans.com//web2/M00/D4/F5/wKgZomYmKr2AKeCjAAFQZSGR4qc009.jpg)
通過(guò)連接器互聯(lián)
![wKgaomYmKr2AEQwzAABtQh32Hjg252.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKr2AEQwzAABtQh32Hjg252.jpg)
通過(guò)線纜互聯(lián)
當(dāng)然還有其他不同的連接方式,我們今天主要以上次案例里面的兩塊板子通過(guò)背板連接器的方式來(lái)講,和上面第四種方式比較類(lèi)似。下面我們按照子卡和底板通過(guò)標(biāo)準(zhǔn)的背板連接器來(lái)連接的方式進(jìn)行舉例仿真,同時(shí)也看能否還原案例中出問(wèn)題板子的情況,如下圖為之前測(cè)試的結(jié)果。
![wKgZomYmKr6AWEtNAAErEpqpmrU341.jpg](https://file1.elecfans.com//web2/M00/D4/F5/wKgZomYmKr6AWEtNAAErEpqpmrU341.jpg)
根據(jù)上文測(cè)試的結(jié)果,當(dāng)前子卡85ohm的阻抗要求,連接器阻抗100ohm的標(biāo)準(zhǔn),底板阻抗又是92ohm的測(cè)試結(jié)果,按照如下拓?fù)溥M(jìn)行仿真設(shè)置。
![wKgaomYmKr6AEOYkAACj6Z1Cs_w665.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKr6AEOYkAACj6Z1Cs_w665.jpg)
仿真結(jié)果如下,底板阻抗稍微高了一點(diǎn),子卡阻抗差不多,相當(dāng)于有點(diǎn)正負(fù)偏差在里面,另外加了連接器的模型,連接器的阻抗確實(shí)是有點(diǎn)高,和實(shí)際測(cè)試也比較接近。
![wKgZomYmKr-AYLdDAAEnKokkaW4953.jpg](https://file1.elecfans.com//web2/M00/D4/F5/wKgZomYmKr-AYLdDAAEnKokkaW4953.jpg)
可以看到此時(shí)由于阻抗的偏差比較大,回?fù)p已經(jīng)壓到協(xié)議要求的Spec了,基本上沒(méi)什么裕量了。
接著我們?cè)賮?lái)看如果連接器和底板固定,只修改子卡的設(shè)計(jì),這樣把子卡的阻抗也按照92ohm來(lái)管控,拓?fù)淙缦滤荆?/span>
![wKgaomYmKr-AIWOcAACfKqGav7I645.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKr-AIWOcAACfKqGav7I645.jpg)
仿真結(jié)果如下所示:
![wKgaomYmKsCAZB1oAAEwMU9vEck683.jpg](https://file1.elecfans.com//web2/M00/D5/D4/wKgaomYmKsCAZB1oAAEwMU9vEck683.jpg)
此時(shí)回?fù)p改善明顯,還有一定的裕量。
這篇文章由于模型的局限,我們只是簡(jiǎn)單驗(yàn)證了一下無(wú)源的性能,從無(wú)源回?fù)p和阻抗一致性?xún)蓚€(gè)方面來(lái)看,確實(shí)優(yōu)化后整個(gè)系統(tǒng)有一定的改善,后面客戶(hù)改版后反饋確實(shí)是沒(méi)有再發(fā)生之前的問(wèn)題,說(shuō)明問(wèn)題已經(jīng)得到了改善。
今日答題:從系統(tǒng)的角度來(lái)看,大家建議高速差分走線按照95甚至92ohm好,還是直接100ohm好?歡迎大家暢所欲言。
審核編輯 黃宇
-
無(wú)源
+關(guān)注
關(guān)注
0文章
83瀏覽量
14982 -
PCIe
+關(guān)注
關(guān)注
15文章
1239瀏覽量
82673 -
阻抗控制
+關(guān)注
關(guān)注
1文章
55瀏覽量
10651
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
PCIe延遲對(duì)系統(tǒng)性能的影響
盤(pán)古100 pro開(kāi)發(fā)板
新思科技PCIe 7.0驗(yàn)證IP(VIP)的特性
![新思科技<b class='flag-5'>PCIe</b> 7.0<b class='flag-5'>驗(yàn)證</b>IP(VIP)的特性](https://file1.elecfans.com/web2/M00/FE/FB/wKgaomagYzaAVq8XAAA79qVoSv4799.png)
差分阻抗為什么是100歐姆
深度論證-高速走線控制100歐姆阻抗一定是最好的選擇嗎?
深度論證-高速走線控制100歐姆阻抗一定是最好的選擇嗎?
![深度論證-高速走線<b class='flag-5'>控制</b><b class='flag-5'>100</b>歐姆<b class='flag-5'>阻抗</b>一定是最好的選擇嗎?](https://file1.elecfans.com//web2/M00/E5/F1/wKgaomZB10WAcUAiAACBIxGfarI752.jpg)
盤(pán)古100K開(kāi)發(fā)板
![](https://file1.elecfans.com/web2/M00/BF/FE/wKgaomW56MeAP4PzAAdgHIX7rhw955.png)
【EtherCAT同步周期快至100us】超高實(shí)時(shí)性PCle EtherCAT控制卡PCIE464
【正運(yùn)動(dòng)】高速高精,超高實(shí)時(shí)性的PCIe EtherCAT實(shí)時(shí)運(yùn)動(dòng)控制卡 | PCIE464
FPC做阻抗控制的目的是什么呢?有哪些因素會(huì)影響FPC的阻抗?
pcb板阻抗控制是指什么?pcb怎么做阻抗?
阻抗和損耗管控
![<b class='flag-5'>阻抗</b>和損耗管控](https://file1.elecfans.com/web2/M00/BB/4E/wKgZomWbUUmAbbidAABGfiXWr1U284.png)
評(píng)論